# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-175764

(43)Date of publication of application: 21.06.2002

(51)Int.Cl.

H01J 29/32 H01J 29/28 H01J 31/12

(21)Application number: 2000-373424

(71)Applicant: SONY CORP

(22)Date of filing:

07.12.2000


(72)Inventor: KONISHI MORIKAZU

# (54) DISPLAY PANEL AND DISPLAY DEVICE USING THE SAME

# (57)Abstract:

PROBLEM TO BE SOLVED: To provide a display panel unlikely to generate electric discharge in its anode electrode, capable of suppressing the voltage drop within a certain extent irrespective of the number of selected electrodes to be fed with video signals at the rear panel and achieving stabilization of the brightness on the display screen.

SOLUTION: The display panel AP is composed of a base board 20, a plurality of unit phosphor layers 21 formed on the base board 20, anode electrode, and a discharge preventive layer 24, wherein the anode electrode is composed of a plurality of anode electrode units 23 which are formed on the unit phosphor layers 21 in the specified number, and the discharge preventive layer 24 covers at least the edges of each anode electrode unit 23.



# LEGAL STATUS

[Date of request for examination]

28.06.2006

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-175764 (P2002-175764A)

(43)公開日 平成14年6月21日(2002.6.21)

(51) Int.Cl.7		識別記号	FΙ		テーマコード(参考)
H01J	29/32		H01J	29/32	5 C 0 3 6
	29/28			29/28	
	31/12			31/12	С


		客查請求	未請求 請求項の数8 OL (全 52 頁)		
(21)出願番号	特願2000-373424(P2000-373424)	(71) 出願人	000002185 ソニー株式会社		
(22)出顧日	平成12年12月7日(2000.12.7)	(72)発明者 (74)代理人	東京都品川区北品川6丁目7番35号 72)発明者 小西 守一 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内		
<b>-</b>		Fターム(参	弁理士 山本 孝久 ⇒考) 50036 BB10 CC01 EE19 EF01 EF06 EF08 EC02 EG24 EH04		

# (54) 【発明の名称】 表示用パネル及びこれを用いた表示装置

## (57)【要約】

【課題】例えば、背面パネル側においてビデオ信号が入力される電極の選択本数に依らず、電圧降下を一定範囲内に押さえ、以て、表示画面の輝度の安定化を達成することができ、しかも、アノード電極において放電が生じ難い表示用パネルを提供する。

【解決手段】表示用パネルAPは、(A)基板20と、(B)基板20上に形成された複数の単位蛍光体層21と、(C)アノード電極から成り、(D)放電防止層24を更に有し、アノード電極は複数のアノード電極ユニット23から成り、各アノード電極ユニット23は所定数の単位蛍光体層21上に形成され、放電防止層24は少なくともアノード電極ユニット23の縁部を被覆している。



【特許請求の範囲】

【請求項1】(A)基板と、

(B) 基板上に形成され、真空空間中から飛来した電子 によって発光する複数の単位蛍光体層と、

(C)電子を単位蛍光体層に向かって誘導するためのア ノード電極、

から成る表示用パネルであって、

(D) 放電防止層、を更に有し、

アノード電極は、複数のアノード電極ユニットから成り、

各アノード電極ユニットは、所定数の単位蛍光体層上に 形成され、

放電防止層は、少なくともアノード電極ユニットの縁部 を被覆していることを特徴とする表示用パネル。

【請求項2】放電防止層は、高抵抗材料から構成されていることを特徴とする請求項1に記載の表示用パネル。

【請求項3】放電防止層は、隣接するアノード電極ユニットの間の隙間を埋めていることを特徴とする請求項1 に記載の表示用パネル。

【請求項4】放電防止層は、アノード電極の全面に形成されていることを特徴とする請求項1に記載の表示用パネル。

【請求項5】表示用パネルと、複数の電子放出体を有する背面パネルとが真空空間を挟んで対向配置され、 表示用パネルは、

- (A) 基板と、
- (B) 基板上に形成され、真空空間中から飛来した電子 によって発光する複数の単位蛍光体層と、
- (C) 電子を単位蛍光体層に向かって誘導するためのア ノード電極と、
- (D) 放電防止層、から成り、

アノード電極は、複数のアノード電極ユニットから成り、

各アノード電極ユニットは、所定数の単位蛍光体層上に 形成され、

放電防止層は、少なくともアノード電極ユニットの縁部 を被覆していることを特徴とする表示装置。

【請求項6】放電防止層は、高抵抗材料から構成されていることを特徴とする請求項5に記載の表示装置。

【請求項7】放電防止層は、隣接するアノード電極ユニ 40 ットの間の隙間を埋めていることを特徴とする請求項5 に記載の表示装置。

【請求項8】放電防止層は、アノード電極の全面に形成されていることを特徴とする請求項5に記載の表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、表示用パネル及び 1及び基板20上に形成された反射膜としても機能するこれを用いた表示装置に関し、より詳しくは、真空空間 アノード電極123を有する。アノード電極123に中から飛来した電子によって蛍光体層を励起発光させる 50 は、加速電源(アノード電極駆動回路)32から、ゲー

2

表示用パネル、及び、かかる表示用パネルが組み込まれた表示装置に関する。

[0002]

【従来の技術】現在主流の陰極線管(CRT)に代わる画像表示装置として、平面型(フラットパネル形式)の表示装置が種々検討されている。このような平面型の表示装置として、液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(ELD)、プラズマ表示装置(PDP)を例示することができる。また、熱的励起によらず、固体から真空中に電子を放出することが可能な冷陰極電界放出型の表示装置、所謂冷陰極電界電子放出表示装置(フィールドエミッションディスプレイ、FED)も提案されており、画面の明るさ及び低消費電力の観点から注目を集めている。

【0003】従来の冷陰極電界電子放出表示装置の構成 例を図49に示す。この冷陰極電界電子放出表示装置に おいては、表示用パネル(アノードパネルAP)と背面 パネル (カソードパネル CP) とが対向配置され、両パ ネルAP, CPは、各々の周縁部において図示しない枠 体を介して互いに接着され、両パネルAP、CP間の閉 鎖空間が真空空間とされている。カソードパネルCP は、電子放出体として冷陰極電界電子放出素子(以下、 電界放出素子と称する)を備えている。図49では、電 界放出素子の一例として、円錐形の電子放出部15を有 する、所謂スピント (Spindt) 型電界放出素子を 示す。スピント型電界放出素子は、支持体10上に形成 されたカソード電極11と、カソード電極11及び支持 体10上に形成された層間絶縁層12と、層間絶縁層1 2上に形成されたゲート電極13と、ゲート電極13及 び層間絶縁層12に設けられた開口部14内に形成され た円錐形の電子放出部15から構成されている。通常、 多数の電子放出部15が、後述する蛍光体層121の1 つに対応付けられている。電子放出部15には、カソー ド電極駆動回路30からカソード電極11を通じて相対 的に負電圧 (ビデオ信号) が印加され、ゲート電極13 にはゲート電極駆動回路31から相対的に正電圧(走査 信号)が印加される。これらの電圧印加によって生じた 電界に応じ、電子放出部15の先端から、量子トンネル 効果に基づき、電子が放出される。尚、電子放出体とし ては、上述のようなスピント型電界放出素子に限られ ず、所謂エッジ型や平面型やクラウン型等、他のタイプ の電界放出素子が用いられる場合もある。また、上述と は逆に、走査信号がカソード電極11に入力され、ビデ オ信号がゲート電極13に入力される場合もある。

【0004】一方、アノードパネルAPは、ガラス等から成る基板20上にマトリックス状あるいはストライプ状に形成された複数の蛍光体層121と、蛍光体層121及び基板20上に形成された反射膜としても機能するアノード電極123を有する。アノード電極123には、加速電源(アノード電極取動回路)32から、ゲー

ト電極13に印加される正電圧よりも高い正電圧が印加され、電子放出部15から真空空間中へ放出された電子を、蛍光体層121に向かって誘導する役割を果たす。また、アノード電極123は、蛍光体層121を構成する蛍光体粒子をイオン等の粒子によるスパッタリングから保護する機能、電子励起によって生じた蛍光体層121の発光を基板側へ反射させ、基板20の外側から観察される表示画面の輝度を向上させる機能、及び、過剰なされる表示画面の輝度を向上させる機能、及び、過剰なる機能も有する。即ち、アノード電極123は、陰極にといる部材が果たす機能を兼ねている。アノード電極123は、通常、厚さ0.07μm前後のアルミニウム薄膜を用いて構成されている。

【0005】図50の(A)に、蛍光体層(赤色蛍光体層121R,緑色蛍光体層121G,青色蛍光体層12 1B)がマトリックス状に形成された表示用パネルの模式的な平面図を示し、図50の(B)に、図50の

(A) の線 X - X に沿った模式的な一部断面図を示す。 蛍光体層 1 2 1 R, 1 2 1 G, 1 2 1 B が配列されてい 20 る領域が冷陰極電界電子放出表示装置としての実用上の 機能を果たす有効領域であり、アノード電極123の形 成領域はこの有効領域にほぼ一致しており、1枚のシー ト状の形状を有する。図50の(A)では、明確化のた めに、アノード電極123が形成された領域に斜線を施 した。有効領域の周囲は、周辺回路の収容や表示画面の 機械的支持等、有効領域の機能を支援する無効領域であ る。アノード電極123を例えば5キロボルトの加速電 源(図49の加速電源32を参照)に接続するための給 電部125が、基板20上に設けられている。また、加 30 速電源32とアノード電極123との間には、通常、過 電流や放電を防止するための抵抗部材(図示した例では 抵抗値100ΜΩの抵抗器) が配設されている。この抵 抗部材は、基板外に配設されている。

【0006】図51の(A)に、蛍光体層121がストライプ状に形成された表示用パネルの模式的な平面図を示し、図51の(B)に、図51の線X-Xに沿った模式的な一部断面図を示す。図51の参照符号は図50と一部共通であり、共通部分については詳しい説明を省略する。アノード電極123の形成領域は、表示用パネルの有効領域のほぼ全面に亙っている。

#### [0007]

【発明が解決しようとする課題】従来の冷陰極電界電子放出表示装置には、カソードパネル側で選択された画素又はサブピクセルの数に応じて、表示画面の輝度が変動するといった問題がある。カソードパネルCPの模式的な平面図を図52の(A)及び図52の(B)に模式的に示す。これらの図面では、明確化のために、非選択状態のカソード電極11(カソード電極駆動回路30より+50ボルトの電圧を印加)を薄いハッチングで表し、

Δ

選択状態のカソード電極11(同じく0ボルトの電圧を 印加)を濃いハッチングで表す。選択状態のカソード電 極11に印加されるビデオ信号は、階調に応じて0ボル ト以上、+50ボルト未満の値をとり得るが、ここでは 簡単のために0ボルトとする。一方、非選択状態のゲー ト電極13(ゲート電極駆動回路31より0ボルトの電 圧を印加)を白抜きで表示し、選択状態のゲート電極1 3 (同じく+50ボルトの電圧を印加)をハッチングで 表す。カソード電極11とゲート電極13の射影像が重 なる領域(以下、重複領域と称する)は、単色冷陰極電 界電子放出表示装置では1画素、カラー冷陰極電界電子 放出表示装置では1サブピクセルに相当する。1つの重 複領域に、通常、複数の電界放出素子が形成されてい る。選択されたカソード電極11と選択されたゲート電 極13との重複領域は、選択画素(又は選択サブピクセ ル)であり、図中、白丸で表示する。ゲート電極13は 上から下へ順に第m行、カソード電極11は左から右へ 順に第n列と称することにする。

【0008】いま、図52の(A)に示すように、第1 行のゲート電極13と第1列のカソード電極11が選択 されたとすると、第1行第1列に位置する重複領域に配 列された電界放出素子から電子が放出され、対向する蛍 光体層121が発光する。ここで、アノードパネルAP からカソードパネルCPに向けて1μΑの電流が流れる とすると、このときの電圧降下は $1 \mu A \times 100 M \Omega =$ 0. 1キロボルトとなる。即ち、カソードパネルCPと アノードパネルAPの間には、5-0.1=4.9キロ ボルトの加速電圧が加わる。ところが、図52の(B) に示すように、第2行のゲート電極13の選択に対し て、例えば第2列、第6列、第9列、第11列及び第1 4列の5本のカソード電極11が選択されたとすると、 アノードパネルAPからカソードパネルCPに向けて流 れる電流は合計 5 μ Αとなり、電圧降下は 0. 5 キロボ ルトとなり、従って、カソードパネルCPとアノードパ ネルAPの間に加わる加速電圧は5-0.5=4.5キ ロボルトに減少する。このことは、蛍光体層121に衝 突する電子のエネルギーの低下、ひいては表示画面の輝 度低下につながる。つまり、表示画面の輝度は、ゲート 電極13の1行毎に選択されたカソード電極11の本数 に応じて変動する。

【0009】従って、本発明の目的は、例えば、背面パネル側においてビデオ信号が入力される電極の選択本数に依らず、電圧降下を一定範囲内に抑え、以て、表示画面の輝度の安定化を達成することができ、しかも、アノード電極において放電が生じ難い表示用パネル、及び、かかる表示用パネルが組み込まれた表示装置を提供することにある。

#### [0010]

【課題を解決するための手段】上記の目的を達成するた 50 めの本発明の表示用パネルは、(A)基板と、(B)基 板上に形成され、真空空間中から飛来した電子によって発光する複数の単位蛍光体層と、(C)電子を単位蛍光体層に向かって誘導するためのアノード電極、から成る表示用パネルであって、(D)放電防止層、を更に有し、アノード電極は、複数のアノード電極ユニットから成り、各アノード電極ユニットは、所定数の単位蛍光体層上に形成され、放電防止層は、少なくともアノード電極ユニットの縁部を被覆していることを特徴とする。

【0011】また、上記の目的を達成するための本発明の表示装置は、表示用パネルと、複数の電子放出体を有する背面パネルとが真空空間を挟んで対向配置され、表示用パネルは、(A)基板と、(B)基板上に形成され、真空空間中から飛来した電子によって発光する複数の単位蛍光体層と、(C)電子を単位蛍光体層に向かって誘導するためのアノード電極と、(D)放電防止層、から成り、アノード電極は、複数のアノード電極ユニットから成り、各アノード電極ユニットは、所定数の単位蛍光体層上に形成され、放電防止層は、少なくともアノード電極ユニットの縁部を被覆していることを特徴とする。

【0012】本発明の表示用パネルあるいは表示装置において、単位蛍光体層とは、表示用パネル上において1つの輝点を生成する蛍光体層であると定義する。即ち、1画素に相当する。カラー陰極線管等の表示装置の分野では、R(赤)、G(緑)、B(青)の光の三原色に対応する赤色単位蛍光体層、緑色単位蛍光体層、青色単位蛍光体層の3つ1組を「ピクセル」と称し、これを画面精細度の記述単位とすることが多いが、本発明における単位蛍光体層は、ピクセルとは異なる。

【0013】カラー表示用の表示用パネルあるいは表示 30 装置にあっては、赤色単位蛍光体層、緑色単位蛍光体層、青色単位蛍光体層のそれぞれは、基板上にドットマトリックス状に配列されていてもよいし、複数の単位蛍光体層がストライプ状に集合した形態にて基板上に配列されていてもよい。ここで、複数の単位蛍光体層がストライプ状に集合した形態の蛍光体層を、便宜上、ストライプ状蛍光体層群と呼ぶ。尚、ドットマトリックス状やストライプ状の配列様式において、隣り合う単位蛍光体層、あるいは、単位蛍光体層の隙間は、コントラスト向上を目的としたブラックマトリックスで埋め込まれてい 40 てもよい。

【0014】本発明の表示用パネルあるいは表示装置において、アノード電極ユニットは、1つの単位蛍光体層上に形成されていてもよいし(即ち、所定数=1)、複数の単位蛍光体層上に形成されていてもよい。後者の場合、各アノード電極ユニットの平面形状は特に限定されないが、有効領域内における輝度分布を均一化する観点からは、隣接するアノード電極ユニット間に不規則な大きさの隙間を生じさせない平面形状であることが好ましい。複数の単位蛍光体層上に形成されている場合であっ

6

て、赤色単位蛍光体層、緑色単位蛍光体層、青色単位蛍 光体層のそれぞれが基板上にドットマトリックス状に配 列されている場合、赤色単位蛍光体層、緑色単位蛍光体 層及び青色単位蛍光体層の集合(1ピクセルに相当す る)上に1つのアノード電極ユニットが形成されている 構成とすることができるし、複数のピクセルに相当する 単位蛍光体層の集合上に1つのアノード電極ユニットが 形成されている構成とすることもできる。また、複数の 単位蛍光体層上に形成されている場合であって、複数の 単位蛍光体層がストライプ状に集合した形態にて基板上 に配列されている場合、赤色ストライプ状蛍光体層群、 緑色ストライプ状蛍光体層群及び青色ストライプ状蛍光 体層群のそれぞれの上に1つずつ、アノード電極ユニッ トが形成されていてもよいし、1組の赤色ストライプ状 蛍光体層群、緑色ストライプ状蛍光体層群及び青色スト ライプ状蛍光体層群を覆うように1つのアノード電極ユ ニットが形成されていてもよいし、赤色ストライプ状蛍 光体層群、緑色ストライプ状蛍光体層群及び青色ストラ イプ状蛍光体層群の組の複数を覆うように1つのアノー ド電極ユニットが形成されていてもよい。

【0015】本発明の表示用パネルあるいは表示装置において、放電防止層は、高抵抗材料から構成されていることが好ましい。高抵抗材料として、具体的には、CrOx、Al2O3、SiC、SiN、アモルファスシリコン等を挙げることができる。単位蛍光体層の上方に放電防止層が形成されている場合、単位蛍光体層の上方における放電防止層の膜厚は、真空空間中から飛来した電子が放電防止層を確実に通過し、単位蛍光体層と衝突するような厚さとする必要があり、具体的には、1nm乃至50nm、好ましくは、10nm乃至15nmとすることが望ましい。

【0016】本発明の表示用パネルあるいは表示装置において、放電防止層は、少なくともアノード電極ユニットの縁部を被覆していればよく、隣接するアノード電極ユニットの間の隙間を埋めていてもよいし、アノード電極の全面に形成されていてもよい。放電防止層が隣接するアノード電極ユニットの間の隙間を埋めている場合、あるいは又、アノード電極ユニット間における放電防止層の抵抗値は、1000乃至10000、好ましくは、2000乃至10000、好ましい。尚、放電防止層の抵抗値が低すぎる場合、アノード電極を1枚の導電材料から構成したのと同じとなり、アノード電極アノード電極ユニットに分割した意味がなくなる。一方、放電防止層の抵抗値が高すぎる場合、放電防止層が帯電する虞が生じる。

ないが、有効領域内における輝度分布を均一化する観点 【0017】各アノード電極ユニットを、給電線を介しからは、隣接するアノード電極ユニット間に不規則な大きさの隙間を生じさせない平面形状であることが好まし することが好ましい。アノード電極ユニットが1つの単い。複数の単位蛍光体層上に形成されている場合であっ 50 位蛍光体層上に対応して形成されている場合、給電線が

各アノード電極ユニットに接続されている構成とすれば よい。即ち、給電線は、各アノード電極ユニットに対応 して設けられている構成とすればよい。一方、アノード 電極ユニットが複数の単位蛍光体層(例えば、ストライ プ状蛍光体層群、あるいは1又は複数ピクセルに対応し た単位蛍光体層の集合)上に形成されている場合にも、 給電線が各アノード電極ユニットに接続されている構成 とすればよい。これらの場合、複数の給電線は、例えば 表示用パネルの縁部の1ヶ所に設けられた接続端子まで 無効領域上を延び、この接続端子から配線を介して加速 電源に接続する構成とすることができる。有効領域内に おける輝度分布を均一化する観点からは、各給電線の長 さをできるだけ揃え、配線抵抗を均一化することが好ま しい。給電線とアノード電極ユニットとは同時に形成し てもよいし、別々に形成してもよい。放電防止層がアノ ード電極の全面に形成されている場合、場合によって は、放電防止層を加速電源(アノード電極駆動回路)に 接続する構成とすることもできる。

【0018】本発明の表示装置における電子放出体として、冷陰極電界電子放出素子(以下、電界放出素子と称する)を挙げることができる。電界放出素子の型式は、特に限定されず、スピント型電界放出素子、クラウン型電界放出素子、扁平型電界放出素子、平面型電界放出素子、クレータ型電界放出素子、エッジ型電界放出素子のいずれであってもよい。尚、電子放出体は、通常、走査信号が入力される一方向に延びた第1電極群と、ビデオ信号が入力される他方向に延びた第2電極群との射影像が互いに重複する領域に配されている。

【0019】本発明の表示装置において、選択された第2電極群の本数に応じた表示画面の輝度の変動を防止するといった観点から、アノード電極ユニットはストライプ状に配置され、且つ、第2電極群と略平行な方向に延びていることが好適である。電子放出体が電界放出素子である場合であって、第1電極群がゲート電極である場合、第2電極群はカソード電極である。また、第1電極群がカソード電極である場合、第2電極群はゲート電極である。

【0020】本発明の表示用パネルあるいは表示装置において使用される基板は、少なくとも表面が絶縁性部材から構成されていればよく、ガラス基板、表面に絶縁膜が形成されたガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成された半導体基板を挙げることができる。背面パネルを構成する支持体も、基板と同様の材料から構成することができる。

【0021】アノード電極ユニットは、0.05 $\sim$ 0. 1 $\mu$ mの厚さのアルミニウム(A1)薄膜やニッケル (Ni) 薄膜、銀(Ag)薄膜から構成することができる。給電線もアノード電極ユニットと同じ材料から構成することができるし、場合によっては、下記の第1電極群あるいは第2電極群の構成材料と同様の材料から構成 0

することもできる。アノード電極ユニットを形成するには、CVD法、スパッタリング法、蒸着法、イオンプレーティング法、電解めっき法、無電解めっき法、スクリーン印刷法、レーザーアブレーション法、ゾルーゲル法等の公知の薄膜形成技術により、上述の構成材料から成る薄膜を単位蛍光体層上に形成する。このときき、薄膜を形成した場合には、公知のパターニング技術を用いて薄膜をパターニングし、アノード電極ユニットで最近しておけば、リフトオフード電極ユニットの形成が可能である。開口であるアノード電極ユニットや給電線の形状に応じた開口部を有するスクリーンを用いてスクリーン印刷を行えば、成膜後のパターニングは不要となる。

【0022】第1電極群あるいは第2電極群の構成材料 として、タングステン (W)、ニオブ (Nb)、タンタ ル (Ta)、モリブデン (Mo)、クロム (Cr)、ア ルミニウム(Al)、銅(Cu)、金(Au)、銀(A g) 、チタン (Ti) 、ニッケル (Ni) 等の金属、こ れらの金属元素を含む合金あるいは化合物(例えばTi N等の窒化物や、WSi<sub>2</sub>、MoSi<sub>2</sub>、TiSi<sub>2</sub>、T aSi2等のシリサイド)、ITO(インジウム・錫酸 化物)、酸化インジウム、酸化亜鉛等の導電性金属酸化 物、あるいはシリコン(Si)等の半導体を例示するこ とができる。これらの電極群を作製するには、CVD 法、スパッタリング法、蒸着法、イオンプレーティング 法、電解めっき法、無電解めっき法、スクリーン印刷 法、レーザーアブレーション法、ゾルーゲル法等の公知 の薄膜形成技術により、上述の構成材料から成る薄膜を 被成膜体上に形成する。このとき、薄膜を被成膜体の全 面に形成した場合には、公知のパターニング技術を用い て薄膜をパターニングし、各電極群を形成する。また、 薄膜を形成する前の被成膜体上に予めレジストパターン を形成しておけば、リフトオフ法による各電極群の形成 が可能である。更に、第1電極群あるいは第2電極群の 形状に応じた開口部を有するマスクを用いて蒸着を行っ たり、かかる開口部を有するスクリーンを用いてスクリ ーン印刷を行えば、成膜後のパターニングは不要とな

【0023】本発明においては、アノード電極が複数のアノード電極ユニットから構成されているので、例えば、背面パネル側においてビデオ信号が入力される電極の選択本数に依らず、電圧降下を一定範囲内に抑えることができる。しかも、少なくともアノード電極ユニットの縁部が放電防止層によって被覆されているので、隣接するアノード電極ユニット間で放電が生じ難い。更には、アノード電極が複数のアノード電極ユニットから構成されているので、たとえ小規模な放電が発生しても、これを火花放電にまで成長させないように、アノード電

極ユニットとカソード電極との間の蓄積エネルギーを火 花放電への成長を促さない程度の大きさにアノード電極 ユニットを抑えることができ、即ち、アノード電極ユニ ットとカソード電極との間の静電容量を低減することが でき、火花放電を効果的に防止することが可能となる。 [0024]

【発明の実施の形態】以下、図面を参照して、発明の実 施の形態 (実施の形態と略称する) に基づき本発明を説 明する。

【0025】(実施の形態1)実施の形態1の表示用パ 10 ネル(以下、アノードパネルAPと呼ぶ)の模式的なー 部断面図を図1の(A)~(D)、図2の(A)~

(D) に示し、アノード電極ユニットの模式的な配置図 を図3の(A)、(B)及び図4に示す。尚、図3の (A)、(B)及び図4においては、放電防止層の図示 を省略している。

【0026】アノードパネルAPは、基板20と、基板 20上に形成され、真空空間中から飛来した電子によっ て発光する複数の単位蛍光体層 2 1 と、電子を単位蛍光 体層に向かって誘導するためのアノード電極と、放電防 止層24から成る。そして、アノード電極は、複数のア ノード電極ユニット23から構成されている。また、各 アノード電極ユニット23は、所定数の単位蛍光体層2 1上に形成され、放電防止層24は、少なくともアノー ド電極ユニット23の縁部を被覆している。

【0027】実施の形態1のアノードパネルAPにあっ ては、単位蛍光体層21は、赤色単位蛍光体層、緑色単 位蛍光体層、青色単位蛍光体層から構成されている。図 3の(A)及び(B)に示す例においては、赤色単位蛍 光体層、緑色単位蛍光体層、青色単位蛍光体層のそれぞ 30 れは、基板20上にストライプ状に集合した形態にて配 列されており、赤色ストライプ状蛍光体層群R、緑色ス トライプ状蛍光体層群G及び青色ストライプ状蛍光体層 群Bを構成する。また、図4に示す例においては、赤色 単位蛍光体層、緑色単位蛍光体層、青色単位蛍光体層の それぞれは、基板20上にドットマトリックス状に配列 されている。単位蛍光体層21の隙間は、コントラスト 向上を目的としたブラックマトリックス22で埋め込ま れている。

【0028】実施の形態1のアノードパネルAPにおい 40 て、アノード電極ユニット23は、複数の単位蛍光体層 上に形成されている。尚、アノード電極ユニット23 は、1つの単位蛍光体層上に形成されていてもよい。

【0029】図3の(A)に示す例(図1の(A)~ (D) の模式的な一部断面図も参照) においては、アノ ード電極ユニット23は、赤色ストライプ状蛍光体層群 R、緑色ストライプ状蛍光体層群G、青色ストライプ状 蛍光体層群Bのそれぞれの上に形成されている。また、 図3の(B)に示す例(図2の(A)~(D)の模式的

ト23は、1組の赤色ストライプ状蛍光体層群、緑色ス トライプ状蛍光体層群、青色ストライプ状蛍光体層群 (図3の(B)においては「RGB」で示す)の上に形 成されている。尚、赤色ストライプ状蛍光体層群、緑色 ストライプ状蛍光体層群及び青色ストライプ状蛍光体層 群の組(RGB)の複数を覆うようにアノード電極ユニ ット23が形成されていてもよい。図4に示す例におい ては、赤色単位蛍光体層、緑色単位蛍光体層、青色単位 蛍光体層のそれぞれが基板上にドットマトリックス状に 配列されており、赤色単位蛍光体層、緑色単位蛍光体層 及び青色単位蛍光体層の集合(1ピクセルに相当し、図 4では「RGB」で示す)上にアノード電極ユニット2 3が形成されている。尚、複数のピクセルに相当する単 位蛍光体層の集合の上にアノード電極ユニット23が形 成されていてもよい。

【0030】図1の(A)及び(B)、並びに、図2の (A) 及び(B) に示す例においては、放電防止層 2 4 は、アノード電極ユニット23の縁部を被覆している。 ここで、図1の(A)及び図2の(A)に示す例におい ては、放電防止層24はアノード電極ユニット23の一 部分を被覆しており(即ち、縁部の上にまで延在してお り)、図1の(B)及び図2の(B)に示す例において は、各放電防止層24は各アノード電極ユニット23の 全体を被覆している。図1の(C)及び図2の(C)に 示す例においては、放電防止層24は、隣接するアノー ド電極ユニット23の間の隙間を埋めており、アノード 電極ユニット23の縁部の上にまで延在している。図1 の(D)及び図2の(D)に示す例においては、放電防 止層24は、アノード電極の全面に形成されている。図 1の(C)及び図2の(C)、並びに、図1の(D)及 び図2の(D)に示す例においては、隣接するアノード 電極ユニット23の間における放電防止層23の抵抗値 を1 k Ωとした。

【0031】実施の形態1においては、アノード電極ユ ニット23は厚さ約0.07μmのアルミニウム薄膜か ら構成され、放電防止層 2 4 は厚さ約10 nmの酸化ク ロム (CrOx) (体積抵抗率 0.02 Ω·m) から構 成されている。尚、アノード電極ユニット23及び放電 防止層24の厚さがこの程度の厚さであれば、アノード 電極ユニット23及び放電防止層24を電子は容易に通 過することができる。

【0032】尚、単位蛍光体層21が配列されている領 域が表示装置としての実用上の機能を果たす有効領域で あり、アノード電極ユニット23の形成領域はこの有効 領域にほぼ一致している。有効領域の周囲は、周辺回路 の収容や表示画面の機械的支持等、有効領域の機能を支 援する無効領域である。アノード電極ユニット23を例 えば5キロボルトの加速電源(図6の加速電源32を参 照)に接続するための給電線25(図3及び図4参照) な一部断面図も参照)においては、アノード電極ユニッ 50 が、基板20上に設けられている。尚、図3及び図4に

おいて、給電線 25 を明確化するために、給電線 25 に 斜線を付した。また、加速電源 32 とアノード電極ユニット 23 との間には、通常、過電流や放電を防止するための抵抗部材(例えば、抵抗値 100 M  $\Omega$  の抵抗器)が 配設されている。この抵抗部材は、基板外に配設されている。

【0033】表示用パネル(アノードパネルAP)の製造方法の一例を、以下、図5を参照して説明する。先ず、発光性結晶粒子組成物を調製する。そのために、例えば、純水に分散剤を分散させ、ホモミキサーを用いて3000rpmにて1分間、撹拌を行う。次に、発光性結晶粒子を分散剤が分散した純水中に投入し、ホモミキサーを用いて5000rpmにて5分間、撹拌を行う。その後、例えば、ポリビニルアルコール及び重クロム酸アンモニウムを添加して、十分に撹拌し、濾過する。

【0034】アノードパネルAPの製造においては、例 えばガラスから成る基板20上の全面に感光性被膜40 を形成(塗布)する。そして、露光光源(図示せず)か ら射出され、マスク43に設けられた開口44を通過し た露光光によって、基板20上に形成された感光性被膜 20 40を露光して感光領域41を形成する(図5の(A) 参照)。その後、感光性被膜40を現像して選択的に除 去し、感光性被膜の残部(露光、現像後の感光性被膜) 42を基板20上に残す(図5の(B)参照)。次に、 全面にカーボン剤(カーボンスラリー)を塗布し、乾 燥、焼成した後、リフトオフ法にて感光性被膜の残部4 2 及びその上のカーボン剤を除去することによって、露 出した基板20上にカーボン剤から成るブラックマトリ ックス22とを形成し、併せて、感光性被膜の残部42 を除去する(図5の(C)参照)。その後、露出した基 板20上に、赤、緑、青の各単位蛍光体層21を形成す る (図5の(D)参照)。具体的には、各発光性結晶粒 子(蛍光体粒子)から調製された発光性結晶粒子組成物 を使用し、例えば、赤色の感光性の発光性結晶粒子組成 物(蛍光体スラリー)を全面に塗布し、露光、現像し、 次いで、緑色の感光性の発光性結晶粒子組成物(蛍光体 スラリー)を全面に塗布し、露光、現像し、更に、青色 の感光性の発光性結晶粒子組成物(蛍光体スラリー)を 全面に塗布し、露光、現像すればよい。次いで、単位蛍 光体層21及びブラックマトリックス22上にスパッタ リング法にて厚さ約0.07μmのアルミニウム薄膜を 成膜した後、パターニングすることによって、アノード 電極ユニット23を得ることができる。その後、スパッ タリング法にてCrOxから成る放電防止層24を、例 えば全面に成膜する。こうして、アノードパネルAPを 得ることができる。尚、スクリーン印刷法等により各単 位蛍光体層21を形成することもできる。

【0035】実施の形態1の表示装置(具体的には、冷 陰極電界電子放出表示装置)の模式的な一部端面図を図 6に示す。また、表示用パネル(アノードパネルAP) 12

及び背面パネル(カソードパネルCP)の模式的な斜視 図を、図7に示す。この表示装置は、図1~図4にて説 明した構造を有する表示用パネル(アノードパネルA P) と、複数の電子放出体を有する背面パネル (カソー ドパネルCPと呼ぶ)とが真空空間を挟んで対向配置さ れて成る。アノードパネルAPとカソードパネルCPと は、各々の周縁部において図示しない枠体を介して互い に接着され、両パネルAP, CP間の閉鎖空間が真空空 間とされている。カソードパネルCPは、電子放出体と して冷陰極電界電子放出素子(以下、電界放出素子と称 する)を備えている。図6では、電界放出素子の一例と して、円錐形の電子放出部15を有する、所謂スピント (Spindt) 型電界放出素子を示す。スピント型電 界放出素子は、支持体10上に形成されたカソード電極 11と、カソード電極11及び支持体10上に形成され た層間絶縁層12と、層間絶縁層12上に形成されたゲ ート電極13と、ゲート電極13及び層間絶縁層12に 設けられた開口部14内に形成された円錐形の電子放出 部15から構成されている。通常、多数の電子放出部1 5が、単位蛍光体層21の1つに対応付けられている。 【0036】電子放出部15には、カソード電極駆動回 路30からカソード電極11(第2電極群)を通じて相 対的に負電圧 (ビデオ信号) が印加され、ゲート電極1 3 (第1電極群) にはゲート電極駆動回路31から相対 的に正電圧(走査信号)が印加される。これらの電圧印 加によって生じた電界に応じ、電子放出部15の先端か ら電子が、量子トンネル効果に基づき、放出される。 尚、上述とは逆に、走査信号がカソード電極11に入力 され、ビデオ信号がゲート電極13に入力される場合も ある。

【0037】図8の(A)に、アノードパネルAPの模 式的な平面図を示す。このアノードパネルAPにおい て、アノード電極ユニット23は、複数の単位蛍光体層 から構成されたストライプ状蛍光体層群に対応してスト ライプ状に配置され、給電線25を介して加速電源(ア ノード電極駆動回路)32に接続されている。尚、図8 の (A) では、明確化のために、アノード電極ユニット 23にハッチングを施し、放電防止層24の図示を省略 した。図示したアノード電極ユニット23は16本であ るが、この本数は例示に過ぎない。アノードパネルAP の縁部において、給電線25の末端には図示しない接続 端子が設けられ、個々の給電線25は接続端子を通じて 加速電源32に接続されている。このようにアノード電 極を分割した構成を有するので、静電容量の低減効果を 得ることができる。各給電線25を介して、加速電源3 2に内蔵された電源から例えば5キロボルトの正電圧が 各アノード電極ユニット23に印加される。

【0038】図8の(B)には、上記のアノードパネルAPと真空空間を挟んで対向配置される、複数の電子放出体を有するカソードパネルCPの模式的な平面図を示

す。電子放出体は、走査信号が入力される一方向に延び た第1電極群(具体的には複数のゲート電極13)と、 ビデオ信号が入力される他方向に延びた第2電極群(具 体的には複数のカソード電極11)との射影像が互いに 重複する領域(即ち、重複領域)に配されている。走査 信号はゲート電極駆動回路31から入力され、ビデオ信 号はカソード電極駆動回路30から入力される。図8の (A) に示したアノード電極ユニット23は、第2電極 群、即ち複数のカソード電極11と略平行な方向に延び ている。ここでは、アノード電極ユニット23の本数と カソード電極11の本数を同じとしたが、複数本のカソ ード電極11と1本のアノード電極ユニット23とが対 応していてもよい。かかる構成においては、第1電極群 を構成する各電極上に位置する重複領域の中、所望の重 複領域から実質的に同時に電子が放出される。

【0039】図8の(B)においては、明確化のため に、非選択状態のカソード電極11(カソード電極駆動 回路30より+50ボルトの電圧を印加)を薄いハッチ ングで表し、選択状態のカソード電極11 (同じく0ボ ルトの電圧を印加)を濃いハッチングで表す。選択状態 のカソード電極 1 1 に印加されるビデオ信号は、階調に 応じて0ボルト以上、+50ボルト未満の値をとり得る (中間階調) が、ここでは簡単のために最大輝度 (フル 階調)が得られる0ボルトとして考える。一方、ゲート 電極13に関しては、非選択状態(ゲート電極駆動回路 31より0ボルトの電圧を印加)を白抜きで表示し、選 択状態(同じく+50ボルトの電圧を印加)をハッチン グで表す。カソード電極11とゲート電極13の射影像 が重なる領域(重複領域)は、単色表示装置では1画 素、カラー表示装置では1サブピクセルに相当し、通常 は1つの重複領域に、複数の電界放出素子が配され、更 に、単位蛍光体層が配されている。選択されたカソード 電極11と選択されたゲート電極13との重複領域は、 選択画素(又は選択サブピクセル)であり、図中では白 丸で表示する。ゲート電極13は上から下へ順に第m 行、カソード電極11とアノード電極ユニット23は左 から右へ順に第n列と称することにする。

【0040】いま、図8の(B)に示すように、第2行 のゲート電極13の選択に対して、例えば第2列、第6 列、第9列、第11列及び第14列の5本のカソード電 極11が選択され、これらのカソード電極11の各々と 対面する第2列、第6列、第9列、第11列及び第14 列の5本のアノード電極ユニット23の各々からフル階 調時に $1\mu$ Aの電流が流れるとすると、電圧降下は $1\mu$  $A \times 100 M\Omega = 0$ . 1キロボルトとなる。即ち、どの 列のカソード電極11とアノード電極ユニット23との 間においても、加速電圧は5-0.1=4.9キロボル トとなる。中間階調時には電流が1 μ A より少ないの で、電圧降下も0.1キロボルトより小さくなる。いず れにしても、アノード電極が複数のアノード電極ユニッ 50 るストライプ状のカソード電極と、(ハ)少なくともカ

ト23に分割されたことにより、選択されたカソード電 極11の本数に依らず、電圧降下が常に一定範囲内(上 記の例では0.1キロボルト)でしか起こり得なくな り、これによって表示画面の輝度が安定化する。しか も、放電防止層24が、少なくともアノード電極ユニッ ト23の縁部を被覆しているので、隣接するアノード電 極ユニット23の間での放電の発生を抑制することがで きる。尚、上述した例とは逆に、カソード電極11に走 査信号、ゲート電極13にビデオ信号をそれぞれ入力す る場合には、アノード電極ユニット23をゲート電極1 3と略平行に配置すればよい。

【0041】 (実施の形態2) 実施の形態2において は、電子放出体を構成する各種の電界放出素子について 説明する。

【0042】電界放出素子は、以下の3つの範疇に分類 することができる。即ち、第1の構造の電界放出素子 は、(イ)支持体と、(ロ)支持体上に設けられたスト ライプ状のカソード電極と、(ハ)支持体及びカソード 電極上に形成された絶縁層と、(二)絶縁層上に設けら れたストライプ状のゲート電極と、(ホ)ゲート電極を 貫通した開口部、及び、絶縁層を貫通し、開口部と連通 した孔部と、(へ) 孔部の底部に位置するカソード電極 上に設けられた電子放出部、から成り、孔部の底部に露 出した電子放出部から電子が放出される構造を有する。

【0043】このような第1の構造を有する電界放出素 子として、スピント型(円錐形の電子放出部が、孔部の 底部に位置するカソード電極上に設けられた電界放出素 子)、クラウン型(王冠状の電子放出部が、孔部の底部 に位置するカソード電極上に設けられた電界放出素

子)、扁平型(略平面の電子放出部が、孔部の底部に位 置するカソード電極上に設けられた電界放出素子)を挙 げることができる。

【0044】第2の構造の電界放出素子は、(イ)支持 体と、(ロ)支持体上に設けられたストライプ状のカソ ード電極と、(ハ)支持体及びカソード電極上に形成さ れた絶縁層と、(二)絶縁層上に設けられたストライプ 状のゲート電極と、(ホ)ゲート電極を貫通した開口 部、及び、絶縁層を貫通し、開口部と連通し、底部にカ ソード電極が露出した孔部、から成り、孔部の底部に露 出したカソード電極の部分が電子放出部に相当し、かか る孔部の底部に露出したカソード電極の部分から電子を 放出する構造を有する。

【0045】このような第2の構造を有する電界放出素 子として、平坦なカソード電極の表面から電子を放出す る平面型電界放出素子、凹凸が形成されたカソード電極 の表面の凸部から電子を放出するクレータ型電界放出素 子を挙げることができる。

【0046】第3の構造の電界放出素子は、(イ)支持 体と、(ロ)支持体の上方に設けられ、エッジ部を有す

ソード電極上に形成された絶縁層と、(二)絶縁層上に設けられたストライプ状のゲート電極と、(ホ)少なくとも、ゲート電極を貫通した開口部、及び、絶縁層を貫通し、開口部と連通した孔部、から成り、孔部の底部若しくは側壁に露出したカソード電極のエッジ部が電子放出部に相当し、孔部の底部若しくは側壁に露出したカソード電極のエッジ部から電子を放出する構造を有する。このような構造を有する電界放出素子はエッジ型電界放出素子とも呼ばれる。

【0047】スピント型電界放出素子にあっては、電子放出部を構成する材料として、タングステン、タングステントタン合金、モリブデン、モリブデン合金、チタン、チタン合金、ニオブ、ニオブ合金、タンタル、タンタル合金、クロム、クロム合金、及び、不純物を含有するシリコン(ポリシリコンやアモルファスシリコン)から成る群から選択された少なくとも1種類の材料を挙げることができる。スピント型電界放出素子の電子放出部は、例えば、蒸着法やスパッタリング法、CVD法によって形成することができる。

【0048】クラウン型電界放出素子にあっては、電子 放出部を構成する材料として、導電性粒子、あるいは、 導電性粒子とバインダの組合せを挙げることができる。 導電性粒子として、黒鉛等のカーボン系材料;タングス テン (W) 、ニオブ (Nb) 、タンタル (Ta) 、チタ ン (Ti)、モリブデン (Mo)、クロム (Cr) 等の 高融点金属;あるいはITO(インジウム・錫酸化物) 等の透明導電材料を挙げることができる。バインダとし て、例えば水ガラスといったガラスや汎用樹脂を使用す ることができる。汎用樹脂として、塩化ビニル系樹脂、 ポリオレフィン系樹脂、ポリアミド系樹脂、セルロース エステル系樹脂、フッ素系樹脂等の熱可塑性樹脂や、エ ポキシ系樹脂、アクリル系樹脂、ポリエステル系樹脂等 の熱硬化性樹脂を例示することができる。電子放出効率 の向上のためには、導電性粒子の粒径が電子放出部の寸 法に比べて十分に小さいことが好ましい。導電性粒子の 形状は、球形、多面体、板状、針状、柱状、不定形等、 特に限定されないが、導電性粒子の露出部が鋭い突起と なり得るような形状であることが好ましい。寸法や形状 の異なる導電性粒子を混合して使用してもよい。クラウ ン型電界放出素子の電子放出部は、例えば、リフトオフ 法と組み合わせた塗布法、蒸着法、スパッタリング法に よって形成することができる。

【0049】扁平型電界放出素子にあっては、あるいは 又、電子放出部を構成する材料として、カソード電極を 構成する材料よりも仕事関数Φの小さい材料から構成す ることが好ましく、どのような材料を選択するかは、カ ソード電極を構成する材料の仕事関数、ゲート電極とカ ソード電極との間の電位差、要求される放出電子電流密 度の大きさ等に基づいて決定すればよい。電界放出素子 におけるカソード電極を構成する代表的な材料として、 16

タングステン ( $\Phi$ =4.55eV)、ニオブ ( $\Phi$ =4.  $02\sim4$ . 87eV) 、モリブデン(Φ=4.  $53\sim$ 4. 95 eV) 、 $P \mathcal{N} = 2 \text{ eV}$ ) 、 銅( $\Phi=4$ . 6eV)、タンタル( $\Phi=4$ . 3eV)、 クロム ( $\Phi=4$ . 5 e V) 、シリコン ( $\Phi=4$ . 9 e V) を例示することができる。電子放出部は、これらの 材料よりも小さな仕事関数Φを有していることが好まし く、その値は概ね3eV以下であることが好ましい。か かる材料として、炭素(Φ<1eV)、セシウム(Φ= 2. 14 eV), LaB<sub>6</sub> ( $\Phi$ =2.66~2.76 e V) , BaO ( $\Phi$ =1.6~2.7 eV) , SrO ( $\Phi$ = 1.  $2.5 \sim 1$ . 6 e V),  $Y_2O_3$  ( $\Phi = 2$ . 0 eV), CaO  $(\Phi = 1.6 \sim 1.86 \text{ eV})$ , BaS  $(\Phi = 2. 05 \text{ eV})$ ,  $T i N (\Phi = 2. 92 \text{ eV})$ , ZrN (Φ=2.92eV) を例示することができる。 仕事関数Φが2 e V以下である材料から電子放出部を構 成することが、一層好ましい。尚、電子放出部を構成す る材料は、必ずしも導電性を備えている必要はない。

【0050】特に好ましい電子放出部の構成材料として、炭素、より具体的にはダイヤモンド、中でもアモルファスダイヤモンドを挙げることができる。電子放出部をアモルファスダイヤモンドから構成する場合、5×107V/m以下の電界強度にて、表示装置に必要な放出電子電流密度を得ることができる。また、アモルファスダイヤモンドは電気抵抗体であるため、各電子放出部から得られる放出電子電流を均一化することができ、よって、表示装置に組み込まれた場合の輝度ばらつきの抑制が可能となる。更に、アモルファスダイヤモンドは、表示装置内の残留ガスのイオンによるスパッタ作用に対して極めて高い耐性を有するので、電界放出素子の長寿命化を図ることができる。

【0051】あるいは又、電子放出部を構成する材料と して、かかる材料の2次電子利得δがカソード電極を構 成する導電性材料の2次電子利得δよりも大きくなるよ うな材料から適宜選択してもよい。即ち、銀(Ag)、 アルミニウム (Al)、金 (Au)、コバルト (C o)、銅 (Cu)、モリブデン (Mo)、ニオブ (N b)、ニッケル (Ni)、白金 (Pt)、タンタル (T a)、タングステン(W)、ジルコニウム(Zr)等の 金属;シリコン (Si)、ゲルマニウム (Ge) 等の半 導体;炭素やダイヤモンド等の無機単体;及び酸化アル ミニウム (Al2O3)、酸化バリウム (BaO)、酸化 ベリリウム (BeO) 、酸化カルシウム (CaO) 、酸 化マグネシウム(MgO)、酸化錫(SnO2)、フッ 化バリウム(BaF2)、フッ化カルシウム(CaF2) 等の化合物の中から、適宜選択することができる。尚、 電子放出部を構成する材料は、必ずしも導電性を備えて いる必要はない。

【0052】第2の構造を有する電界放出素子(平面型 50 電界放出素子あるいはクレータ型電界放出素子)、若し

くは第3の構造を有する電界放出素子(エッジ型電界放 出素子) にあっては、電子放出部に相当するカソード電 極を構成する材料として、タングステン(W)やタンタ ル (Ta)、ニオブ (Nb)、チタン (Ti)、モリブ デン (Mo)、クロム (Cr)、アルミニウム (A l)、銅(Cu)、金(Au)、銀(Ag)等の金属; これらの合金や化合物 (例えばTiN等の窒化物や、W Si2、MoSi2、TiSi2、TaSi2等のシリサイ ド);シリコン(Si)等の半導体;あるいはダイヤモ ンド等の炭素薄膜を例示することができる。かかるカソ ード電極の厚さは、おおよそ0.05~0.5μm、好 ましくは $0.1\sim0.3\mu$ mの範囲とすることが望まし いが、かかる範囲に限定するものではない。カソード電 極の形成方法として、例えば電子ビーム蒸着法や熱フィ ラメント蒸着法といった蒸着法、スパッタリング法、C VD法やイオンプレーティング法とエッチング法との組 合せ、スクリーン印刷法、メッキ法等を挙げることがで きる。スクリーン印刷法やメッキ法によれば、直接、ス トライプ状のカソード電極を形成することが可能であ る。

【0053】あるいは又、第2の構造(平面型電界放出 素子あるいはクレータ型電界放出素子)、第3の構造を 有する電界放出素子(エッジ型電界放出素子)、あるい は、扁平型電界放出素子から成る第1の構造を有する電 界放出素子にあっては、カソード電極や電子放出部を、 導電性微粒子を分散させた導電性ペーストを用いて形成 することもできる。導電性微粒子としては、グラファイ ト粉末;酸化バリウム粉末、酸化ストロンチウム粉末、 金属粉末の少なくとも一種を混合したグラファイト粉 末;窒素、リン、ホウ素、トリアゾール等の不純物を含 むダイヤモンド粒子又はダイヤモンドライク・カーボン 粉末;カーボン・ナノ・チューブ粉末; (Sr, Ba, Ca) CO3粉末;シリコン・カーバイド粉末を例示す ることができる。特に、導電性微粒子としてグラファイ ト粉末を選択することが、閾値電界の低減や電子放出部 の耐久性の観点から好ましい。導電性微粒子の形状を、 球状、鱗片状の他、任意の定形形状や不定形形状とする ことができる。また、導電性微粒子の粒径は、カソード 電極や電子放出部の厚さやパターン幅以下であればよ い。粒径が小さい方が、単位面積当たりの放出電子数を 増大させることができるが、あまり小さ過ぎるとカソー ド電極や電子放出部の導電性が劣化する虞がある。よっ て、好ましい粒径の範囲はおおよそ0.01~4.0μ mである。かかる導電性微粒子をガラス成分その他の適 当なバインダと混合して導電性ペーストを調製し、この 導電性ペースを用いてスクリーン印刷法により所望のパ ターンを形成した後、パターンを焼成することによって 電子放出部として機能するカソード電極や電子放出部を 形成することができる。あるいは、スピンコーティング

18

して機能するカソード電極や電子放出部を形成すること もできる。

【0054】また、スピント型電界放出素子やクラウン 型電界放出素子から成る第1の構造を有する電界放出素 子にあっては、カソード電極を構成する材料として、タ ングステン (W) 、ニオブ (Nb) 、タンタル (T a)、モリブデン(Mo)、クロム(Cr)、アルミニ ウム (Al)、銅 (Cu)等の金属;これらの金属元素 を含む合金あるいは化合物(例えばTiN等の窒化物 や、WSi2、MoSi2、TiSi2、TaSi2等のシ リサイド);シリコン(Si)等の半導体;ITO(イ ンジウム・錫酸化物)を例示することができる。カソー ド電極の形成方法として、例えば電子ビーム蒸着法や熱 フィラメント蒸着法といった蒸着法、スパッタリング 法、CVD法やイオンプレーティング法とエッチング法 との組合せ、スクリーン印刷法、メッキ法等を挙げるこ とができる。スクリーン印刷法やメッキ法によれば、直 接、ストライプ状のカソード電極を形成することが可能 である。

【0055】第1の構造~第3の構造を有する電界放出 素子において、ゲート電極及び絶縁層に設けられた1つ の開口部及び孔部内に1つの電子放出部が存在してもよ いし、ゲート電極及び絶縁層に設けられた1つの開口部 及び孔部内に複数の電子放出部が存在してもよいし、ゲ ート電極に複数の開口部を設け、かかる開口部と連通す る1つの孔部を絶縁層に設け、絶縁層に設けられた1つ の孔部内に1又は複数の電子放出部が存在してもよい。 【0056】第1の構造~第3の構造を有する電界放出 素子において、カソード電極と電子放出部との間に抵抗 体層を設けてもよい。あるいは又、カソード電極の表面 あるいはそのエッジ部が電子放出部に相当している場 合、カソード電極を導電材料層、抵抗体層、電子放出部 に相当する電子放出層の3層構成としてもよい。抵抗体 層を設けることによって、電界放出素子の動作安定化、 電子放出特性の均一化を図ることができる。抵抗体層を 構成する材料として、シリコンカーバイド(SiC)と いったカーボン系材料、SiN、アモルファスシリコン 等の半導体材料、酸化ルテニウム (RuO2)、酸化タ ンタル、窒化タンタル等の高融点金属酸化物を例示する ことができる。抵抗体層の形成方法として、スパッタリ ング法や、CVD法やスクリーン印刷法を例示すること ができる。抵抗値は、概ね $1 \times 10^5 \sim 1 \times 10^7 \Omega$ 、好 ましくは数MΩとすればよい。

mである。かかる導電性微粒子をガラス成分その他の適当なバインダと混合して導電性ペーストを調製し、この導電性ペースを用いてスクリーン印刷法により所望のパターンを形成した後、パターンを焼成することによって電子放出部として機能するカソード電極や電子放出部を形成することができる。あるいは、スピンコーティング法とエッチング技術の組み合わせにより、電子放出部と ないはシリコ は  $S_1 = 1000$  を  $S_2 = 1000$  を  $S_3 = 1000$  を  $S_4 = 1000$ 

ン(Si)等の半導体やダイヤモンド、カーボン、ITO(インジウム・錫酸化物)を例示することができる。【0058】絶縁層の構成材料として、SiO2、SiN、SiON、SOG(スピンオングラス)を、単独あるいは適宜組み合わせて使用することができる。絶縁層の形成には、CVD法、塗布法、スパッタリング法、スクリーン印刷法等の公知のプロセスが利用できる。

【0059】以下、各種の電界放出素子及びその製造方法を説明する。

【0060】 [スピント型電界放出素子] 図10の (C) に示す電界放出素子は、円錐形の電子放出部15を有する所謂スピント型電界放出素子である。スピント型電界放出素子は、支持体10と、支持体10上に設けられたストライプ状のカソード電極11と、支持体10及びカソード電極11上に形成された絶縁層12上に設けられたストライプ状のゲート電極13と、ゲート電極13を貫通した開口部、及び、絶縁層12を貫通し、開口部と連通した孔部と、孔部の底部に位置するカソード電極11上に設けられた円錐状の電子が出部15から成り、孔部の底部に露出した電子放出部15から電子が放出される構造を有する。このスピント型電界放出素子の製造方法の概要を、以下、支持体等の模

【0061】 [工程-A1] 先ず、例えばガラスから成る支持体10上にニオブ (Nb) から成るストライプ状のカソード電極11を形成した後、全面にSiO2から成る絶縁層12を形成し、更に、ストライプ状のゲート電極13を絶縁層12上に形成する。ゲート電極13の形成は、例えば、スパッタリング法、リソグラフィ技術及びドライエッチング技術に基づき行うことができる。

式的な一部端面図である図9及び図10を参照して説明

【0062】 [工程-A2] 次に、ゲート電極13及び 絶縁層12に、エッチング用マスクとして機能するレジ スト層16をリソグラフィ技術によって形成する(図9 の(A) 参照)。その後、RIE(反応性イオン・エッ チング) 法にてゲート電極13に開口部を形成し、更 に、絶縁層12に孔部を形成する。尚、以下の説明にお いて、特に断りのない限り、開口部及び孔部を総称して 開口部14と表現する。開口部14(孔部)の底部にカ ソード電極11が露出している。その後、レジスト層1 6をアッシング技術によって除去する。こうして、図9 の(B) に示す構造を得ることができる。

【0063】 [工程-A3] 次に、開口部14の底部に露出したカソード電極11上に、電子放出部15を形成する。具体的には、先ず、アルミニウムを斜め蒸着することにより、剥離層17を形成する。このとき、支持体10の法線に対する蒸着粒子の入射角を十分に大きく選択することにより、開口部14の底部にアルミニウムを殆ど堆積させることなく、ゲート電極13及び絶縁層12上に剥離層17を形成することができる。この剥離層

20

17は、開口部14の開口端部から庇状に張り出しており、これにより開口部14が実質的に縮径される(図9の(C)参照)。

【0064】 [工程-A4] 次に、全面に例えばモリブデン (Mo) を垂直蒸着する。このとき、図10の

(A) に示すように、剥離層17上でオーバーハング形状を有するモリブデンから成る導電材料層18が成長するに伴い、開口部14の実質的な直径が次第に縮小されるので、開口部14の底部において堆積に寄与する蒸着粒子は、次第に開口部14の中央付近を通過するものに限られるようになる。その結果、開口部14の底部には円錐形の堆積物が形成され、この円錐形のモリブデンから成る堆積物が電子放出部15となる。

【0065】 [工程-A5] その後、電気化学的プロセス及び湿式プロセスによって剥離層17を絶縁層12及びゲート電極13の表面から剥離し、絶縁層12及びケート電極13の上方の導電材料層18を選択的に除まする。その結果、図10の(B)に示すように、開口電電4の底部に位置するカソード電極11上に円錐形の電子放出部15を残すことができる。その後、絶縁層12を等方的にエッチングし、ゲート電極13の開口部第一次の場合であることが好ましい(図10の(C)参照)のよいを主エッチングは、ケミカルドライエッチングのよいは、エッチングを利用するドライン・ナング、あるいは、エッチングを利用するドライン・ナング、あるいは、エッチングを利用するウェッエッチングにより行うことができる。エッチング液として、例えば49%フッ酸水溶液と純水の1:100(容積比)混合液を用いることができる。

【0066】 [クラウン型電界放出素子] クラウン型電界放出素子から成る電界放出素子の模式的な一部端面図を図12の(A)に示し、一部を切り欠いた模式的な斜視図を図12の(B)に示す。クラウン型電界放出素子は、支持体10足びカソード電極11上に形成された絶縁層12と、絶縁層12上に形成されたゲート電極13と、ゲート電極13及び絶縁層12を貫通した開口部14と、開口部14(孔部)の底部に位置するカソード電極11上に設けられたクラウン(王冠)型の電子放出部15Aから構成されている。

【0067】以下、クラウン型電界放出素子の製造方法 を、支持体等の模式的な一部端面図等である図11~図 12を参照して説明する。

【0068】 [工程-B1] 先ず、例えばガラスから成る支持体10上に、ストライプ状のカソード電極11を形成する。尚、カソード電極11は、図面の紙面左右方向に延びている。ストライプ状のカソード電極11は、例えば支持体10上にITO膜をスパッタリング法により約0.2μmの厚さに全面に亙って成膜した後、ITO膜をパターニングすることによって形成することができる。カソード電極11は、単一の材料層であってもよ

く、複数の材料層を積層することによって構成することもできる。例えば、後の工程で形成される各電子放出中性のばらつきを抑制するために、カソード電極11の表層部を残部よりも電気抵抗率の高い材料で構成することができる。尚、このようなカソード電極11とができる。次に、支持体10及びカソード電極11上に絶縁層12を形成する。ここでは、一例としてガラスに、絶縁層12を形成する。ここでは、一例としてガラスペーストを全面に約3  $\mu$  mの厚さにスクリーン印刷まと、且つ、絶縁層12を平坦化するために、例えば100 C、10分間の仮焼成、及び500 C、20分間の本焼成といった2段階の焼成を行う。尚、上述のようるに、カスペーストを用いたスクリーン印刷に替えて、例えば100 で、100 で、100 で C、100 で C、100

【0069】次に、絶縁層12上に、ストライプ状のゲート電極13を形成する。尚、ゲート電極13は、図面の紙面垂直方向に延びている。即ち、ゲート電極13の射影像の延びる方向は、ストライプ状のカソード電極11の射影像の延びる方向と90度を成す。

【0070】 [工程-B2] 次に、 [工程-A2] と同様にして、ゲート電極13及び絶縁層12をRIE法に基づきエッチングし、ゲート電極13及び絶縁層12に開口部14を形成し、開口部14(孔部)の底部にカソード電極11を露出させる。開口部14の直径を約2~50μmとする。

【0071】 [工程-B3] 次に、ゲート電極13上、 絶縁層12上、及び開口部14の側壁面上に剥離層51を形成する(図11の(A)参照)。かかる剥離層51を形成するには、例えば、フォトレジスト材料をスピンコーティング法により全面に塗布し、開口部14の底部の一部分のみを除去するようなパターニングを行えばよい。この時点で、開口部14の実質的な直径は、約1~20 $\mu$ mに縮径される。

【0072】 [工程-B4] 次に、図11の(B)に示すように、全面に組成物原料から成る導電性組成物層52を形成する。ここで使用する組成物原料は、例えば、導電性粒子として平均粒径約0.1 μ mの黒鉛粒子を60重量%、バインダとして4号の水ガラスを40重量%含む。この組成物原料を、例えば1400 r p m、10秒間の条件で全面にスピンコートする。開口部14内における導電性組成物層52の表面は、組成物原料の表面張力に起因して、開口部14の側壁面に沿って迫り上がり、開口部14の中央部に向かって窪む。その後、導電性組成物層52に含まれる水分を除去するための仮焼成を、例えば大気中、400° Cで30分間行う。

【0073】組成物原料において、バインダは、(1) それ自身が導電性粒子の分散媒であってもよいし、

(2) 導電性粒子を被覆していてもよいし、(3) 適当 より行う。このとき、超音波振動を加えながら剥離を行な溶媒に分散あるいは溶解されることによって、導電性 50 ってもよい。これにより、剥離層 5 1 と共に剥離層 5 1

22

粒子の分散媒を構成してもよい。 (3) のケースの典型 例は水ガラスであり、日本工業規格(JIS) K140 8に規定される1号乃至4号、又はこれらの同等品を使用することができる。1号乃至4号は、水ガラスの構成成分である酸化ナトリウム(Na2O)1モルに対する酸化珪素 (SiO2) のモル数 (約2~4モル)の違いに基づく4段階の等級であり、それぞれ粘度が大きく異なる。従って、リフトオフ・プロセスで水ガラスを使用する際には、水ガラスに分散させる導電性粒子の種類や含有量、剥離層51との親和性、開口部14のアスペクト比等の諸条件を考慮して、最適な等級の水ガラスを選択するか、又は、これらの等級と同等の水ガラスを調製して使用することが好ましい。

【0074】バインダは一般に導電性に劣るので、組成 物原料中の導電性粒子の含有量に対してバインダの含有 量が多過ぎると、形成される電子放出部15Aの電気抵 抗値が上昇し、電子放出が円滑に行われなくなる虞があ る。従って、例えば水ガラス中に導電性粒子としてカー ボン系材料粒子を分散させて成る組成物原料を例にとる と、組成物原料の全重量に占めるカーボン系材料粒子の 割合は、電子放出部15Aの電気抵抗値、組成物原料の 粘度、導電性粒子同士の接着性等の特性を考慮し、概ね 30~95重量%の範囲に選択することが好ましい。カ ーボン系材料粒子の割合をかかる範囲内に選択すること により、形成される電子放出部15Aの電気抵抗値を十 分に下げると共に、カーボン系材料粒子同士の接着性を 良好に保つことが可能となる。但し、導電性粒子として カーボン系材料粒子にアルミナ粒子を混合して用いた場 合には、導電性粒子同士の接着性が低下する傾向がある ので、アルミナ粒子の含有量に応じてカーボン系材料粒 子の割合を高めることが好ましく、60重量%以上とす ることが特に好ましい。尚、組成物原料には、導電性粒 子の分散状態を安定化させるための分散剤や、pH調整 剤、乾燥剤、硬化剤、防腐剤等の添加剤が含まれていて もよい。尚、導電性粒子を結合剤(バインダ)の被膜で 覆った粉体を、適当な分散媒中に分散させて成る組成物 原料を用いてもよい。

【0075】一例として、王冠状の電子放出部15Aの直径を概ね $1\sim20\mu$ mとし、導電性粒子としてカーボン系材料粒子を使用した場合、カーボン系材料粒子の粒径は概ね $0.1\mu$ mの範囲とすることが好ましい。カーボン系材料粒子の粒径をかかる範囲に選択することにより、王冠状の電子放出部15Aの縁部に十分に高い機械的強度が備わり、且つ、カソード電極11に対する電子放出部15Aの密着性が良好となる。

【0076】 [工程-B5] 次に、図11の(C)に示すように、剥離層51を除去する。剥離は、2重量%の水酸化ナトリウム水溶液中に、30秒間浸漬することにより行う。このとき、超音波振動を加えながら剥離を行ってもよい。これにより、剥離層51と共に剥離層51

上の導電性組成物層52の部分が除去され、開口部14 (孔部)の底部に露出したカソード電極11上の導電性 組成物層52の部分のみが残される。この残存した部分 が電子放出部15Aとなる。電子放出部15Aの形状 は、表面が開口部14の中央部に向かって窪み、王冠状 となる。 [工程-B5] が終了した時点における状態 を、図12に示す。図12の(B)は、電界放出素子の 一部を示す模式的な斜視図であり、図12の(A)は図 12の(B)の線A-Aに沿った模式的な一部端面図で ある。図12の(B)では、電子放出部15Aの全体が 10 見えるように、絶縁層12とゲート電極13との一部を 切り欠いている。尚、1つの電子放出領域には、5~1 00個程度の電子放出部15Aを設けることで十分であ る。尚、導電性粒子が電子放出部15Aの表面に確実に 露出するように、電子放出部15Aの表面に露出したバ インダをエッチングによって除去してもよい。

【0077】[工程-B6]次に、電子放出部15Aの 焼成を行う。焼成は、乾燥大気中、400°C、30分 間の条件で行う。尚、焼成温度は、組成物原料に含まれ るバインダの種類に応じて選択すればよい。例えば、バ 20 インダが水ガラスのような無機材料である場合には、無 機材料を焼成し得る温度で熱処理を行えばよい。バイン ダが熱硬化性樹脂である場合には、熱硬化性樹脂を硬化 し得る温度で熱処理を行えばよい。但し、導電性粒子同 士の密着性を保つために、熱硬化性樹脂が過度に分解し たり炭化する虞のない温度で熱処理を行うことが好適で ある。いずれのバインダを用いるにしても、熱処理温度 は、ゲート電極やカソード電極、絶縁層に損傷や欠陥が 生じない温度とする必要がある。熱処理雰囲気は、ゲー ト電極やカソード電極の電気抵抗率が酸化によって上昇 したり、あるいはゲート電極やカソード電極に欠陥や損 傷が生ずることがないように、不活性ガス雰囲気とする ことが好ましい。尚、バインダとして熱可塑性樹脂を使 用した場合には、熱処理を必要としない場合がある。

【0078】[扁平型電界放出素子-1]扁平型電界放 出素子-1から成る電界放出素子の模式的な一部断面図 を、図13の(C)に示す。扁平型電界放出素子-1 は、例えばガラスから成る支持体10上に形成されたカ ソード電極11、支持体10及びカソード電極11上に 形成された絶縁層12、絶縁層12上に形成されたゲー ト電極13、ゲート電極13及び絶縁層12を貫通した 開口部14、並びに、開口部14 (孔部)の底部に位置 するカソード電極11上に設けられた扁平の電子放出部 15日から成る。ここで、電子放出部15日は、図13 の(C)の紙面垂直方向に延びたストライプ状のカソー ド電極11上に形成されている。また、ゲート電極13 は、図13の(C)の紙面左右方向に延びている。カソ ード電極11及びゲート電極13はクロム(Cr)から 成る。電子放出部15Bは、具体的には、グラファイト 粉末から成る薄層から構成されている。また、電界放出 24

素子の動作安定化、電子放出特性の均一化のために、カソード電極11と電子放出部15Bとの間にSiCから成る抵抗体層60が設けられている。図13の(C)に示した扁平型電界放出素子-1においては、カソード電極11の表面の全域に亙って、抵抗体層60及び電子放出部15Bが形成されているが、このような構造に限定するものではなく、要は、少なくとも開口部14の底部に電子放出部15Bが設けられていればよい。

【0079】以下、支持体等の模式的な一部断面図である図13を参照して、扁平型電界放出素子-1の製造方法を説明する。

【0080】 [工程-C1] 先ず、支持体10上に、クロム (Cr) から成るカソード電極用導電材料層をスパッタリング法にて形成した後、リソグラフィ技術及びドライエッチング技術に基づきカソード電極用導電材料層をパターニングする。これによって、ストライプ状のカソード電極11を支持体10上に形成することができる(図13の(A)参照)。尚、カソード電極11は、図13の紙面垂直方向に延びている。

【0081】 [工程-C2] 次に、カソード電極11上に、電子放出部15Bを形成する。具体的には、先ず、全面にスパッタリング法にてSiCから成る抵抗体層60を形成し、次いで、抵抗体層60の上にグラファイト粉末塗料から成る電子放出部15Bをスピンコーティング法にて形成し、電子放出部15Bを乾燥させる。その後、電子放出部15B及び抵抗体層60を公知の方法に基づきパターニングする(図13の(B)参照)。電子放出部15Bから電子が放出される。

【0082】 [工程-C3] 次に、全面に絶縁層12を形成する。具体的には、電子放出部15B及び支持体10上に、例えば、スパッタリング法にてSiO2から成る絶縁層12を形成する。尚、絶縁層12を、ガラスペーストをスクリーン印刷する方法や、SiO2層をCVD法にて形成する方法に基づき形成することもできる。その後、ストライプ状のゲート電極13を絶縁層12上に形成する。

【0083】 [工程-C4] 次に、 [工程-A2] と同様の方法に基づき、ゲート電極13及び絶縁層12に開口部14を形成し、開口部14(孔部)の底部に電子放出部15Bを露出させる。その後、電子放出部15B中の有機溶剤を除去するために、400°C、30分の熱処理を施す。その後、絶縁層12を等方的にエッチングし、ゲート電極13の開口部端部を露出させることが好ましい。こうして、図13の(C)に示した電界放出素子-1を得ることができる。

【0084】[扁平型電界放出素子-2]扁平型電界放出素子-2の模式的な一部断面図を、図14の(C)に示す。図14の(C)に示す扁平型電界放出素子-2においては、電子放出部15Bの構造が、図13の(C)に示した扁平型電界放出素子-1と若干異なっている。

以下、支持体等の模式的な一部断面図である図14を参 照して、かかる扁平型電界放出素子-2の製造方法を説

【0085】 [工程-D1] 先ず、支持体10上にカソ ード電極用導電材料層を形成する。具体的には、支持体 10の全面にレジスト材料層 (図示せず) を形成した 後、カソード電極を形成すべき部分のレジスト材料層を 除去する。その後、全面にクロム(Cr)から成るカソ ード電極用導電材料層をスパッタリング法にて形成す る。更に、全面にスパッタリング法にてSiCから成る 抵抗体層60を形成し、次いで、抵抗体層60の上にグ ラファイト粉末塗料層をスピンコーティング法にて形成 し、グラファイト粉末塗料層を乾燥させる。その後、剥 離液を用いてレジスト材料層を除去すると、レジスト材 料層上に形成されたカソード電極用導電材料層、抵抗体 層60及びグラファイト粉末塗料層も除去される。こう して、所謂リフトオフ法に基づき、カソード電極11、 抵抗体層60及び電子放出部15B(電子放出層)が積 層された構造を得ることができる(図14の(A)参 照)。

【0086】 [工程-D2] 次に、全面に絶縁層12を 形成した後、絶縁層12上にストライプ状のゲート電極 13を形成する(図14の(B)参照)。その後、[工 程-A2]と同様の方法に基づき、ゲート電極13及び 絶縁層12に開口部14を形成することによって、開口 部14(孔部)の底部に電子放出部15Bを露出させる (図14の(C)参照)。その後、絶縁層12を等方的 にエッチングし、ゲート電極13の開口部端部を露出さ せることが好ましい。開口部14の底部に露出したカソ ード電極11の表面に設けられた電子放出部15日から 電子が放出される。

【0087】[扁平型電界放出素子-3]扁平型電界放 出素子の別の変形例の模式的な一部端面図を、図16の (B) に示す。この扁平型電界放出素子-3において は、電子放出部15Cは、CVD法に基づき形成された 炭素薄膜から構成されている。

【0088】電子放出部を炭素薄膜から構成すること は、炭素(C)の仕事関数が低く、高い放出電子電流を 達成することができるので、好ましい。炭素薄膜から電 子を放出させるためには、炭素薄膜が適切な電界(例え ば、106ボルト/m程度の強度を有する電界)中に置 かれた状態とすればよい。

【0089】ところで、レジスト材料をエッチング用マ スクとして使用し、酸素ガスを用いてダイヤモンド薄膜 のような炭素薄膜のプラズマエッチングを行った場合、 エッチング反応系における反応副生成物として(C Hx) 系あるいは (CFx) 系等の炭素系ポリマーが堆積 性物質として生成する。一般に、プラズマエッチングに おいて堆積性物質がエッチング反応系に生成した場合、 この堆積性物質はイオン入射確率の低いレジスト材料の 50 て、炭素薄膜の選択成長性を一層向上させることができ

26

側壁面、あるいは被エッチング物の加工端面に堆積して 所謂側壁保護膜を形成し、被エッチング物の異方性加工 によって得られる形状の達成に寄与する。しかしなが ら、酸素ガスをエッチング用ガスとして使用した場合に は、炭素系ポリマーから成る側壁保護膜は、生成して も、直ちに酸素ガスによって除去されてしまう。また、 酸素ガスをエッチング用ガスとして使用した場合には、 レジスト材料の消耗も激しい。これらの理由により、従 来のダイヤモンド薄膜の酸素プラズマ加工においては、 ダイヤモンド薄膜のマスクの寸法に対する寸法変換差が 大きく、異方性加工も困難な場合が多い。

【0090】このような問題を解決するためには、例え ば、カソード電極の表面に炭素薄膜選択成長領域を形成 し、炭素薄膜選択成長領域上に炭素薄膜から成る電子放 出部を形成する構成とすればよい。即ち、この扁平型電 界放出素子-3の製造においては、支持体上にカソード 電極を形成した後、カソード電極の表面に炭素薄膜選択 成長領域を形成し、その後、炭素薄膜選択成長領域上に 炭素薄膜 (電子放出部に相当する) を形成する。尚、カ ソード電極の表面に炭素薄膜選択成長領域を形成する工 程を、炭素薄膜選択成長領域形成工程と呼ぶ。

【0091】ここで、炭素薄膜選択成長領域は、表面に 金属粒子が付着したカソード電極の部分、若しくは、表 面に金属薄膜が形成されたカソード電極の部分であるこ とが好ましい。尚、炭素薄膜選択成長領域における炭素 薄膜の選択成長を一層確実なものとするために、炭素薄 膜選択成長領域の表面には、硫黄(S)、ホウ素(B) 又はリン(P)が付着していることが望ましく、これら の物質は一種の触媒としての作用を果たすと考えられ、 これによって、炭素薄膜の選択成長性を一層向上させる ことができる。尚、炭素薄膜選択成長領域は、開口部の 底部に位置するカソード電極の部分の表面に形成されて いればよく、開口部の底部に位置するカソード電極の部 分から開口部の底部以外のカソード電極の部分の表面に 延在するように形成されていてもよい。また、炭素薄膜 選択成長領域は、開口部の底部に位置するカソード電極 の部分の表面の全面に形成されていても、部分的に形成 されていてもよい。

【0092】炭素薄膜選択成長領域形成工程は、炭素薄 膜選択成長領域を形成すべきカソード電極の部分の表面 (以下、単にカソード電極の表面と呼ぶ場合がある) に、金属粒子を付着させ、若しくは、金属薄膜を形成す る工程から成り、以て、表面に金属粒子が付着し、若し くは、表面に金属薄膜が形成されたカソード電極の部分 から成る炭素薄膜選択成長領域を得ることが好ましい。 また、この場合、炭素薄膜選択成長領域における炭素薄 膜の選択成長を一層確実なものとするために、炭素薄膜 選択成長領域の表面に、硫黄(S)、ホウ素(B)又は リン(P)を付着させることが望ましく、これによっ

る。炭素薄膜選択成長領域の表面に硫黄、ホウ素又はリンを付着させる方法としては、例えば、硫黄、ホウ素又はリンを含む化合物から成る化合物層を炭素薄膜選択成長領域の表面に形成し、次いで、例えば加熱処理を化合物層に施すことによって化合物層を構成する化合物を分解させ、炭素薄膜選択成長領域の表面に硫黄、ホウ素又はリンを残す方法を挙げることができる。硫黄を含む化合物としてチオナフテン、チオフテン、チオフェンを例示することができる。ホウ素を含む化合物として、トリフェニルブォスフィンを例示することができる。

【0093】あるいは又、炭素薄膜選択成長領域におけ る炭素薄膜の選択成長を一層確実なものとするために、 カソード電極の表面に、金属粒子を付着させ、若しく は、金属薄膜を形成した後、金属粒子の表面若しくは金 属薄膜の表面の金属酸化物(所謂、自然酸化膜)を除去 することが望ましい。金属粒子の表面若しくは金属薄膜 の表面の金属酸化物の除去を、例えば、水素ガス雰囲気 におけるマイクロ波プラズマ法、トランス結合型プラズ マ法、誘導結合型プラズマ法、電子サイクロトロン共鳴 プラズマ法、RFプラズマ法等に基づくプラズマ還元処 理、アルゴンガス雰囲気におけるスパッタ処理、若しく は、例えばフッ酸等の酸や塩基を用いた洗浄処理によっ て行うことが望ましい。尚、炭素薄膜選択成長領域の表 面に硫黄、ホウ素又はリンを付着させる工程、あるいは 又、金属粒子の表面若しくは金属薄膜の表面の金属酸化 物を除去する工程を含む場合、絶縁層に開口部を設けた 後、炭素薄膜選択成長領域上に炭素薄膜を形成する前に これらの工程を実行することが好ましい。

【0094】炭素薄膜選択成長領域を得るためにカソー ド電極の表面に金属粒子を付着させる方法として、例え ば、炭素薄膜選択成長領域を形成すべきカソード電極の 領域以外の領域を適切な材料(例えば、マスク層)で被 覆した状態で、溶媒と金属粒子から成る層を炭素薄膜選 択成長領域を形成すべきカソード電極の部分の表面に形 成した後、溶媒を除去し、金属粒子を残す方法を挙げる ことができる。あるいは又、カソード電極の表面に金属 粒子を付着させる工程として、例えば、炭素薄膜選択成 長領域を形成すべきカソード電極の領域以外の領域を適 切な材料(例えば、マスク層)で被覆した状態で、金属 粒子を構成する金属原子を含む金属化合物粒子をカソー ド電極の表面に付着させた後、金属化合物粒子を加熱す ることによって分解し、以て、表面に金属粒子が付着し たカソード電極の部分から成る炭素薄膜選択成長領域を 得る方法を挙げることができる。この場合、具体的に は、溶媒と金属化合物粒子から成る層を炭素薄膜選択成 長領域を形成すべきカソード電極の部分の表面に形成し た後、溶媒を除去し、金属化合物粒子を残す方法を例示 することができる。金属化合物粒子は、金属粒子を構成 28

する金属のハロゲン化物(例えば、ヨウ化物、塩化物、 臭化物等)、酸化物、水酸化物及び有機金属から成る群 から選択された少なくとも1種類の材料から成ることが 好ましい。尚、これらの方法においては、適切な段階 で、炭素薄膜選択成長領域を形成すべきカソード電極の 領域以外の領域を被覆した材料(例えば、マスク層)を 除去する。

【0095】炭素薄膜選択成長領域を得るためにカソー

ド電極の表面に金属薄膜を形成する方法として、例え ば、炭素薄膜選択成長領域を形成すべきカソード電極の 領域以外の領域を適切な材料で被覆した状態での、電解 メッキ法、無電解メッキ法、MOCVD法を含むCVD 法(化学的気相成長法)、物理的気相成長法(PVD 法、Physical Vapor Deposition 法)等の公知の方法を 挙げることができる。尚、物理的気相成長法として、 (a) 電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着 等の各種真空蒸着法、(b)プラズマ蒸着法、(c)2 極スパッタリング法、直流スパッタリング法、直流マグ ネトロンスパッタリング法、高周波スパッタリング法、 マグネトロンスパッタリング法、イオンビームスパッタ リング法、バイアススパッタリング法等の各種スパッタ リング法、(d) D C (direct current)法、R F 法、多 陰極法、活性化反応法、電界蒸着法、高周波イオンプレ ーティング法、反応性イオンプレーティング法等の各種

イオンプレーティング法を挙げることができる。 【0096】ここで、金属粒子あるいは金属薄膜は、モリブデン (Mo)、ニッケル (Ni)、チタン (Ti)、クロム (Cr)、コバルト (Co)、タングステン (W)、ジルコニウム (Zr)、タンタル (Ta)、鉄 (Fe)、銅 (Cu)、白金 (Pt) 及び亜鉛 (Zn) から成る群から選択された少なくとも 1 種類の金属から構成されていることが好ましい。

【0097】炭素薄膜として、グラファイト薄膜、アモルファスカーボン薄膜、ダイヤモンドライクカーボン薄膜、あるいはフラーレン薄膜を挙げることができる。炭素薄膜の形成方法として、マイクロ波プラズマ法、トランス結合型プラズマ法、誘導結合型プラズマ法、電子サイクロトロン共鳴プラズマ法、RFプラズマ法等に基づくCVD法、平行平板型CVD装置を用いたCVD法を例示することができる。炭素薄膜の形態には、薄膜状はもとより、炭素のウィスカー、炭素のナノチューブ(中空及び中実を含む)が包含される。

【0098】尚、カソード電極の構造としては、導電材料層の1層構成とすることもできるし、下層導電材料層、下層導電材料層上に形成された抵抗体層、抵抗体層上に形成された上層導電材料層の3層構成とすることもできる。後者の場合、上層導電材料層の表面に炭素薄膜選択成長領域を形成する。このように、抵抗体層を設けることによって、電子放出部における電子放出特性の均一化を図ることができる。

【0099】以下、支持体等の模式的な一部端面図である図15及び図16を参照して、扁平型電界放出素子-3の製造方法の一例を説明する。

【0100】 [工程-E1] 先ず、例えばガラスから成る支持体10上にカソード電極用導電材料層を形成し、次いで、周知のリソグラフィ技術及びRIE法に基づきカソード電極用導電材料層をパターニングすることによって、ストライプ状のカソード電極11を支持体10上に形成する。ストライプ状のカソード電極11は、図面の紙面左右方向に延びている。カソード電極11は、例えばスパッタリング法により形成された厚さ約 $0.2\mu$ mのクロム(Cr)層から成る。

【0101】 [工程-E2] その後、全面に、具体的には、支持体10上及びカソード電極11上に絶縁層12を形成する。

【0102】 [工程-E3] 次いで、ストライプ状のゲート電極13を絶縁層12上に形成した後、 [工程-A2] と同様の方法に基づき、ゲート電極13及び絶縁層12に開口部14を形成し、開口部14(孔部)の底部にカソード電極11を露出させる(図15の(A)参照)。ストライプ状のゲート電極13は図面の紙面垂直方向に延びている。開口部14の平面形状は、例えば直径1 $\mu$ m~30 $\mu$ mの円形である。開口部14を、例えば、1画素分の領域(電子放出領域)に1個~3000個程度形成すればよい。

【0103】 [工程-E4] 次に、開口部14の底部に 露出したカソード電極11上に、電子放出部15℃を形 成する。具体的には、先ず、開口部14の底部に位置す るカソード電極11の表面に炭素薄膜選択成長領域70 を形成する。そのために、先ず、開口部14の底部の中 央部にカソード電極11の表面が露出したマスク層71 を形成する (図15の(B)参照)。具体的には、レジ スト材料層をスピンコーティング法にて開口部14内を 含む全面に成膜した後、リソグラフィ技術に基づき、開 口部14の底部の中央部に位置するレジスト材料層に孔 部を形成することによって、マスク層71を得ることが できる。マスク層71は、開口部14の底部に位置する カソード電極11の一部分、開口部14の側壁、ゲート 電極13及び絶縁層12を被覆している。これによっ て、次の工程で、開口部14の底部の中央部に位置する カソード電極11の表面に炭素薄膜選択成長領域を形成 するが、カソード電極11とゲート電極13とが金属粒 子によって短絡することを確実に防止し得る。

【0104】次に、露出したカソード電極11の表面を含むマスク層71上に、金属粒子を付着させる。具体的には、ニッケル(Ni)微粒子をポリシロキサン溶液中に分散させた溶液(溶媒としてイソプロピルアルコールを使用)をスピンコーティング法にて全面に塗布し、炭素薄膜選択成長領域70を形成すべきカソード電極11の部分の表面に溶媒と金属粒子から成る層を形成する。

30

その後、マスク層 7 1 を除去し、400° C程度に加熱することによって溶媒を除去し、露出したカソード電極 1 1 の表面に金属粒子 7 2 を残すことで、炭素薄膜選択成長領域 7 0 を得ることができる(図 1 6 の(A)参照)。尚、ポリシロキサンは、露出したカソード電極 1 1 の表面に金属粒子 7 2 を固定させる機能(所謂、接着機能)を有する。

【0105】 [工程-E5] その後、炭素薄膜選択成長領域70上に、厚さ約0.2 μmの炭素薄膜73を形成し、電子放出部15Cを得る。この状態を図16の

(B) に示す。マイクロ波プラズマCVD法に基づく炭素薄膜73の成膜条件を、以下の表1に例示する。

# 【0106】[表1]

[炭素薄膜の成膜条件]

使用ガス : CH<sub>4</sub>/H<sub>2</sub>=100/10SCCM

圧力 : 1. 3×10<sup>3</sup>Pa

マイクロ波パワー:500W(13.56MHz)

成膜温度 : 500°C

【0107】 [平面型電界放出素子-1] 平面型電界放出素子-1の模式的な一部断面図を、図17の(C)に示す。この平面型電界放出素子-1は、例えばガラスから成る支持体10上に形成されたストライプ状のカソード電極11、支持体10及びカソード電極11上に形成された絶縁層12、絶縁層12上に形成されたストライプ状のゲート電極13、並びに、ゲート電極13及び絶縁層12を貫通し、底部にカソード電極11が露出した開口部14から成る。カソード電極11は、図17の(C)の紙面垂直方向に延び、ゲート電極13は、図17の(C)の紙面垂右方向に延びている。カソード電極

【0108】以下、支持体等の模式的な一部断面図である図17を参照して、平面型電界放出素子-1の製造方法を説明する。

11はクロム (Cr) から成り、絶縁層12はSiO2

から成る。ここで、開口部14の底部に露出したカソー

ド電極11の部分が電子放出部15Dに相当する。

【0109】 [工程-F1] 先ず、支持体10上に電子放出部15Dとして機能するカソード電極11を形成する。具体的には、支持体10上に、クロム(Cr)から成るカソード電極用導電材料層をスパッタリング法にて形成した後、リソグラフィ技術及びドライエッチング技術に基づきカソード電極用導電材料層をパターニングする。これによって、ストライプ状のカソード電極11を支持体10上に形成することができる(図17の(A)参照)。尚、カソード電極11は、図17の紙面垂直方向に延びている。

【0110】 [工程-F2] 次に、例えばCVD法にて  $SiO_2$ から成る絶縁層12を、支持体10及びカソード電極11の上に形成する。尚、絶縁層12を、スクリーン印刷法に基づきガラスペーストから形成することも 00 できる。

【0111】 [工程-F3] その後、ストライプ状のゲート電極13を絶縁層12上に形成する(図17の

(B) 参照)。尚、ゲート電極13は、図17の紙面左右方向に延びている。例えばスクリーン印刷法にて、ストライプ状のゲート電極13を絶縁層12上に、直接形成することもできる。

【0112】 [工程-F4] 次に、 [工程-A2] と同様の方法に基づき、ゲート電極13及び絶縁層12に開口部14を形成し、開口部14(孔部)の底部に電子放出部15Dとして機能するカソード電極11を露出させる(図17の(C)参照)。その後、絶縁層12を等方的にエッチングし、ゲート電極13の開口部端部を露出させることが好ましい。

【0113】 [平面型電界放出素子-2] 図18の

(A) に模式的な一部断面図を示す平面型電界放出素子 -1の変形例である平面型電界放出素子-2が図17の (C) に示した平面型電界放出素子-1と相違する点

は、開口部14の底部に露出したカソード電極11の表面(電子放出部に相当する)に、微小凹凸部11Aが形成されている点にある。このような平面型電界放出素子-2は、以下の製造方法にて製造することができる。

【0114】 [工程-G1] 先ず、 [工程-F1] ~ [工程-F3] と略同様にして、支持体10上にストライプ状のカソード電極11を形成し、全面に絶縁層12を形成した後、ストライプ状のゲート電極13を絶縁層12上に形成する。即ち、例えばガラスから成る支持体10の上に、スパッタリング法により厚さ約0.2  $\mu$ mのタングステン層を成膜し、通常の手順に従って、このタングステン層をストライプ状にパターニングし、カソード電極11を形成する。次に、支持体10及びカソード電極11上に絶縁層12を形成する。絶縁層12に、TEOS(テトラエトキシシラン)を原料ガスとして用いるCVD法により形成することができる。更に、この絶縁層12の上に、ゲート電極13を形成する。ここまでのプロセスが終了した状態は、実質的に、図17の(B)に示したと同様である。

【0115】 [工程-G2] 次に、 [工程-F4] と同様にして、ゲート電極13及び絶縁層12に開口部14を形成し、開口部14の底部にカソード電極11を露出させる。その後、開口部14の底部に露出したカソード電極11の部分に、微小凹凸部11Aを形成する。微小凹凸部11Aの形成に際しては、エッチングガスとしてSF6を用い、カソード電極11を構成するタングステン結晶粒のエッチング速度よりも粒界のエッチング速度の方が早くなるような条件を設定してRIE法に基づくドライエッチングを行う。その結果、タングステンの結晶粒径をほぼ反映した寸法を有する微小凹凸部11Aを形成することができる。

【0116】このような平面型電界放出素子-2の構成 側に存在している(即ち、下がっている)。かかる電界においては、カソード電極11の微小凹凸部11A、よ 50 放出素子を形成するには、 [工程-G2] におけるドラ

32

り具体的には微小凹凸部11Aの凸部に、ゲート電極13から大きな電界が加わる。このとき、凸部に集中する電界は、カソード電極11の表面が平滑である場合に比べて大きいため、凸部からは量子トンネル効果によって電子が効率良く放出される。従って、開口部14の底部に単に平滑なカソード電極11が露出している平面型電界放出素子-1に比べて、表示装置に組み込まれた場合の輝度の向上が期待できる。それ故、図18の(A)に示した平面型電界放出素子-2によれば、ゲート電極13とカソード電極11との間の電位差が比較的小さても、十分な放出電子電流密度を得ることができ、表達置の高輝度化が達成される。あるいは、同じ輝度を達成するために必要なゲート電圧が低くて済み、以て、低消費電力化を達成することが可能である。

【0117】尚、絶縁層12をエッチングすることによって孔部を形成し、しかる後に異方性エッチング技術に基づきカソード電極11に微小凹凸部11Aを形成したが、開口部14を形成するためのエッチングによって、微小凹凸部11Aを同時に形成することも可能である。即ち、絶縁層12をエッチングする際に、ある程度のイオンスパッタ作用が期待できる異方的なエッチング条件を採用し、垂直壁を有する開口部14が形成された後もエッチングを継続することにより、開口部14の底部に露出したカソード電極11の部分に微小凹凸部11Aを形成することができる。その後、絶縁層12の等方性エッチングを行えばよい。

【0118】また、 [工程-G1] と同様の工程において、支持体10上に、タングステンから成るカソード電極用導電材料層をスパッタリング法にて形成した後、リソグラフィ技術及びドライエッチング技術に基づきカソード電極用導電材料層をパターニングし、次いで、カソード電極用導電材料層の表面に微小凹凸部11Aを形成した後、 [工程-F2] ~ [工程-F4] と同様の工程を実行することによって、図18の(A) に示したと同様の電界放出素子を作製することもできる。

【0119】あるいは又、 [工程ーG1] と同様の工程において、支持体10上に、タングステンから成るカソード電極用導電材料層をスパッタリング法にて形成した後、カソード電極用導電材料層の表面に微小凹凸部11 Aを形成し、次いで、リソグラフィ技術及びドライエッチング技術に基づきカソード電極用導電材料層をパターニングした後、 [工程ーF2] ~ [工程ーF4] と同様の工程を実行することによって、図18の(A)に示したと同様の電界放出素子を作製することもできる。

【0120】図18の(B)には、図18の(A)に示した電界放出素子の変形例を示す。図18の(B)に示す電界放出素子においては、微小凹凸部11Aの先端部の平均高さ位置が、絶縁層12の下面位置よりも支持体側に存在している(即ち、下がっている)。かかる電界放出表子を形成するには、「T程-G21におけるドラ

イエッチングの継続時間を延長すればよい。このような構成によれば、開口部14の中央部近傍の電界強度を一層高めることができる。

【0121】図19には、電子放出部に相当するカソード電極11の表面(より具体的には、少なくとも微小凹凸部11A上)に被覆層11Bが形成されている平面型電界放出素子を示す。

【0122】この被覆層11Bは、カソード電極11を構成する材料よりも仕事関数のの小さい材料から構成することが好ましく、どのような材料を選択するかは、カソード電極11を構成する材料の仕事関数、ゲート電極13とカソード電極11との間の電位差、要求される放出電子電流密度の大きさ等に基づいて決定すればよい。被覆層11Bの構成材料として、アモルファスダイヤモンドを例示することができる。被覆層11Bをアモルファスダイヤモンドを用いて構成した場合には、5×107V/m以下の電界強度にて、表示装置に必要な放出電子電流密度を得ることができる。

【0123】被覆層11Bの厚さは、微小凹凸部11Aを反映し得る程度に選択する。これは、被覆層11Bに20よって微小凹凸部11Aの凹部が埋め込まれ、電子放出部の表面が平滑化されてしまっては、微小凹凸部11Aを設けた意味が無くなるからである。従って、微小凹凸部11Aの寸法にも依るが、例えば微小凹凸部11Aが電子放出部の結晶粒径を反映して形成されている場合には、被覆層11Bの厚さを概ね30~100nm程度に選択することが好ましい。また、微小凹凸部11Aの先端部の平均高さ位置を絶縁層12の下面位置よりも下げる場合には、厳密には、被覆層11Bの先端部の平均高さ位置を絶縁層12の下面位置よりも下げることが、一30層好ましい。

【0124】具体的には、 [工程-F2] の後、全面に例えばCVD法によりアモルファスダイヤモンドから成る被覆層11Bを形成すればよい。尚、被覆層11Bは、ゲート電極13及び絶縁層12の上に形成されたレジスト層(図示せず)の上にも堆積するが、この堆積部分はレジスト層の除去時、同時に除去される。原料ガスとして例えばCH4/H2混合ガスや、CO/H2混合ガスを使用したCVD法に基づき被覆層11Bを形成することができ、それぞれ炭素を含む化合物の熱分解によってアモルファスダイヤモンドから成る被覆層11Bが形成される。

【0125】あるいは又、 [工程-F1] と同様の工程 部111Aは電子を放出する部分であるため、電子放出 対率を高める観点からは、その先端部111Cが先鋭で 対率を高める観点からは、その先端部111Aの先端部11後、リソグラフィ技術及びドライエッチング技術に基づ きカソード電極用導電材料層をパターニングし、その 後、カソード電極用導電材料層の表面に微小凹凸部11 Aを形成し、次いで、被覆層11Bを形成した後、 [工 程-F2] ~ [工程-F4] と同様の工程を実行するこ 50 沿って連続した隆起部111Aにより囲まれていてもよ

31

とによって、図19に示す電界放出素子を作製すること もできる。

【0126】あるいは又、 [工程-F1] と同様の工程において、支持体10上に、タングステンから成るカソード電極用導電材料層をスパッタリング法にて形成した後、カソード電極用導電材料層の表面に微小凹凸部11 Aを形成し、次いで、被覆層11Bを形成した後、リソグラフィ技術及びドライエッチング技術に基づき被覆層11B、カソード電極用導電材料層をパターニングした後、 [工程-F2] ~ [工程-F4] と同様の工程を実行することによって、図19に示す電界放出素子を作製することもできる。

【0127】あるいは又、被覆層を構成する材料として、かかる材料の2次電子利得 $\delta$ がカソード電極を構成する導電性材料の2次電子利得 $\delta$ よりも大きくなるような材料を適宜選択することもできる。

【0128】尚、図17の(C)に示した平面型電界放出素子の電子放出部15D(カソード電極11の表面)に被覆層を形成してもよい。この場合には、[工程-F4]の後、開口部14の底部に露出したカソード電極11の表面に被覆層11Bを形成すればよく、あるいは又、[工程-F1]において、例えば、支持体10上にカソード電極用導電材料層を形成した後、カソード電極用導電材料層上に被覆層11Bを形成し、次いで、リソグラフィ技術及びドライエッチング技術に基づき、これらの層をパターニングすればよい。

【0129】 [クレータ型電界放出素子-1] クレータ型電界放出素子-1の模式的な一部断面図を、図23の(B)に示す。クレータ型電界放出素子-1においては、電子を放出する複数の隆起部111Aと、各隆起部111Aに囲まれた凹部111Bとを有するカソード電極111が、支持体10上に備えられている。尚、絶縁層12及びゲート電極13を取り除いた模式的な斜視図を図22の(B)に示す。

【0130】凹部の形状は特に限定されないが、典型的には略球面を成す。これは、かかるクレータ型電界放出素子の製造方法において球体が使用され、凹部111Bが球体の形状の一部を反映して形成されることと関連している。従って、凹部111Bが略球面を成す場合、凹部111Bを囲む隆起部111Aとは、全体としてクレータあるいはカルデラのような形状を呈する。隆起部111Aは電子を放出する部分であるため、電子放出対率を高める観点からは、その先端部111Cが出まれている。とが特に好ましい。隆起部111Aの先端部111Cのプロファイルは、不規則な凹凸を有していてもよい。当に対してあるいは滑らかであってもよい。10円の間におけるを起部111Aの配置は規則的であってもテレビので連続した際記載111Aにより開まれていてある。

いし、場合によっては、凹部111Bの周方向に沿って 不連続な降起部111Aにより囲まれていてもよい。

【0131】このようなクレータ型電界放出素子の製造方法において、支持体上にストライプ状のカソード電極を形成する工程は、より具体的には、複数の球体を被覆したストライプ状のカソード電極を支持体上に形成する工程と、球体を除去することによって、球体を被覆したカソード電極の部分を除去し、以て、電子を放出する複数の隆起部と、各隆起部に囲まれ、且つ、球体の形状の一部を反映した凹部とを有するカソード電極を形成する工程、から成る。

【0132】球体の状態変化及び/又は化学変化によって、球体を除去することが好ましい。ここで、球体の状態変化及び/又は化学変化とは、膨張、昇華、発泡、ガス発生、分解、燃焼、炭化等の変化若しくはこれらの組合せを意味する。例えば、球体が有機材料から成る場合、球体を燃焼させることによって除去することが一層好ましい。尚、球体の除去と球体を被覆するカソード電極の部分の除去は、必ずしも同時に起こらなくてもよい。例えば、球体を被覆するカソード電極の部分を除去した後に球体の一部が残存している場合、残存した球体の除去を後から行えばよい。

【0133】特に、球体が有機材料から成る場合、球体 を例えば燃焼させると、例えば、一酸化炭素、二酸化炭 素、水蒸気が発生し、球体近傍の閉鎖空間の圧力が高ま り、球体近傍のカソード電極は或る耐圧限界を超えた時 点で破裂する。この破裂の勢いによって、球体を被覆す るカソード電極の部分が飛散し、隆起部及び凹部が形成 され、しかも、球体が除去される。あるいは又、球体を 例えば燃焼させると、同様の機構に基づき、カソード電 極は或る耐圧限界を超えた時点で破裂する。この破裂の 勢いによって、球体を被覆するカソード電極の部分が飛 散し、隆起部及び凹部と同時に孔部が形成され、しか も、球体が除去される。即ち、球体を除去する以前には カソード電極には孔部が存在せず、球体の除去に伴って 孔部が形成される。このとき、球体の燃焼の初期過程は 閉鎖空間内で進行するため、球体の一部は炭化する可能 性もある。球体を被覆するカソード電極の部分の厚さ を、破裂によって飛散し得る程度に薄くすることが好ま LVio

【0134】後述するクレータ型電界放出素子-3あるいはクレータ型電界放出素子-4においても、球体の状態変化及び/又は化学変化によって球体を除去することができるが、カソード電極の破裂を伴わないので、外力によって除去を行う方が簡便な場合もある。ここで、外力とは、空気又は不活性ガスの吹付け圧力、洗浄液の吹付け圧力、磁気吸引力、静電気力、遠心力等の物理的な力である。尚、クレータ型電界放出素子-3においては、クレータ型電界放出素子-1と異なり、球体を被覆する部分のカソード電極を飛散させる必要がないので、

36

カソード電極の残渣が発生し難いという利点がある。

【0135】後述するクレータ型電界放出素子-3ある いはクレータ型電界放出素子-4で使用される球体は、 少なくとも表面が、カソード電極を構成する材料の界面 張力(表面張力)に比べて、大きな界面張力を有する材 料から構成されていることが好ましい。後述するクレー タ型電界放出素子-3あるいはクレータ型電界放出素子 - 4 において、球体は、少なくとも表面が界面張力に関 するこの条件を満たしていればよい。つまり、カソード 電極の界面張力よりも大きな界面張力を有している部分 は、球体の表面のみであっても全体であってもよく、ま た、球体の表面及び/又は全体の構成材料は、無機材 料、有機材料、あるいは無機材料と有機材料の組合せの いずれであってもよい。クレータ型電界放出素子-3あ るいはクレータ型電界放出素子-4において、カソード 電極等が通常の金属系材料から構成されている場合、金 属系材料の表面には吸着水分に由来する水酸基、絶縁層 の表面にはSi-O結合のダングリング・ボンドと吸着 水分とに由来する水酸基が存在し、親水性の高い状態に あるのが普通である。従って、疎水性の表面処理層を有 する球体を用いることが、特に有効である。疎水性の表 面処理層の構成材料として、フッ素系樹脂、例えばポリ テトラフルオロエチレンを挙げることができる。球体が 疎水性の表面処理層を有する場合、疎水性の表面処理層 の内側の部分を芯材と称することにすると、芯材の構成 材料は、ガラス、セラミックス、フッ素系樹脂以外の高 分子材料のいずれであってもよい。

【0136】球体を構成する有機材料は特に限定されな いが、汎用の高分子材料が好適である。但し、重合度が 極端に大きかったり、多重結合含有量が極端に多い高分 子材料では、燃焼温度が高くなり過ぎ、燃焼による球体 の除去時、カソード電極に悪影響が及ぶ虞がある。それ 故、これらに対する悪影響が生じる虞のない温度にて燃 焼若しくは炭化させることが可能な高分子材料を選択す ることが好ましい。特に、絶縁層をガラスペーストのよ うな、後工程において焼成を要する材料を用いて形成す る場合には、工数をなるべく減少させる観点から、ガラ スペーストの焼成温度にて燃焼若しくは炭化可能な高分 子材料を選択することが好適である。ガラスペーストの 典型的な焼成温度は約530°Cなので、かかる高分子 材料の燃焼温度は350~500°C程度であることが 好ましい。代表的な高分子材料として、スチレン系、ウ レタン系、アクリル系、ビニル系、ジビニルベンゼン 系、メラミン系、ホルムアルデヒド系、ポリメチレン系 のホモポリマー又は共重合体を挙げることができる。あ るいは又、球体として、支持体上での確実な配置を確保 するために、付着力を有する固着タイプの球体を使用す ることもできる。固着タイプの球体として、アクリル系 樹脂から成る球体を例示することができる。

50 【0137】あるいは又、例えば、塩化ビニリデン・ア

行う必要がある。

粒子であることが好適である。かかる微粒子を構成する 材料として、カーボン、バリウム、ストロンチウム、鉄 を挙げることができる。分散媒を除去した後、必要に応 じてカソード電極の焼成を行う。組成物層を支持体上に 形成する方法としては、噴霧法、滴下法、スピンコーテ ィング法、スクリーン印刷法を挙げることができる。 尚、球体が配置されると共に、カソード電極材料から成 るカソード電極で球体が被覆されるが、組成物層の形成

方法に依っては、かかるカソード電極のパターニングを

【0140】あるいは、後述するクレータ型電界放出素 子-3あるいはクレータ型電界放出素子-4にあって は、球体を分散媒中に分散させて成る組成物から成る組 成物層を支持体上に形成し、以て、支持体上に複数の球 体を配置した後、分散媒を除去することができる。組成 物の性状としては、スラリーやペーストが可能であり、 これらの所望の性状に応じ、分散媒の組成や粘度を適宜 選択すればよい。典型的には、イソプロピルアルコール 等の有機溶媒を分散媒として用い、蒸発により分散媒を 除去することができる。組成物層を支持体上に形成する 方法としては、噴霧法、滴下法、スピンコーティング 法、スクリーン印刷法を挙げることができる。

【0141】ところで、ゲート電極とカソード電極は互 いに異なる方向(例えば、ストライプ状のゲート電極の 射影像とストライプ状のカソード電極の射影像とが成す 角度が90度)に延びており、且つ、例えばストライプ 状にパターニングされており、電子放出領域に位置する 隆起部から電子が放出される。従って、隆起部は、機能 上、電子放出領域にのみ存在すればよい。但し、たとえ 電子放出領域以外の領域に隆起部及び凹部が存在してい たとしても、このような隆起部及び凹部は絶縁層に被覆 されたまま、何ら電子を放出するといった機能を果たさ ない。従って、球体を全面に配置しても何ら問題は生じ ない。

【0142】これに対して、球体を被覆したカソード電 極用導電材料層、絶縁層及びゲート電極を構成する層の 各部分を除去する場合、個々の球体の配置位置と開口部 の形成位置とが一対一に対応するため、電子放出領域以 外の領域にも開口部が形成される。以下、電子放出領域 以外の領域に形成される開口部を「無効開口部」と呼 び、電子放出に寄与する本来の開口部と区別する。とこ ろで、電子放出領域以外の領域に無効開口部が形成され たとしても、この無効開口部は電界放出素子として何ら 機能せず、電子放出領域に形成される電界放出素子の動 作に何ら悪影響を及ぼさない。なぜなら、無効開口部の 底部に隆起部及び凹部が露出していても、無効開口部の 上端部にゲート電極が形成されていないからであり、あ るいは又、無効開口部の上端部にゲート電極が形成され ていても底部に隆起部及び凹部が露出していないか、あ

クリロニトリル共重合体を外殻とし、発泡材としてイソ ブタンを内包し、カプセル化した加熱膨張型マイクロス フェアを球体として使用することができる。クレータ型 電界放出素子-1において、かかる加熱膨張型マイクロ スフェアを用い、熱膨張型マイクロスフェアを加熱する と、外殼のポリマーが軟化し、しかも、内包されたイソ ブタンがガス化して膨張する結果、粒径が膨張前と比較 して約4倍程度の真球の中空体が形成される。その結 果、クレータ型電界放出素子-1において、電子を放出 する隆起部、及び、隆起部に囲まれ、且つ、球体の形状 の一部を反映した凹部を、カソード電極に形成すること ができる。尚、熱膨張型マイクロスフェアの加熱による 膨張も、本明細書においては、球体の除去という概念に 包含する。その後、熱膨張型マイクロスフェアを適切な 溶剤を用いて取り除けばよい。

【0138】クレータ型電界放出素子-1においては、 支持体上に複数の球体を配置した後、球体を被覆するカ ソード電極を形成すればよい。この場合においては、あ るいは又、後述するクレータ型電界放出素子-3あるい はクレータ型電界放出素子-4においては、支持体上へ の複数の球体の配置方法として、球体を支持体上に散布 する乾式法を挙げることができる。球体の散布には、例 えば、液晶表示装置の製造分野において、パネル間隔を 一定に維持するためのスペーサを散布する技術を応用す ることができる。具体的には、圧搾気体で球体をノズル から噴射する、所謂スプレーガンを用いることができ る。尚、球体をノズルから噴射する際、球体を揮発性の 溶剤中に分散させた状態としてもよい。あるいは、静電 粉体塗装の分野で通常使用されている装置や方法を利用 して球体を散布することもできる。例えば、コロナ放電 を利用して、静電粉体吹付けガンにより負に帯電させた 球体を、接地した支持体に向かって吹き付けることがで きる。使用する球体は、後述するように非常に小さいた め、支持体上に散布されると支持体の表面に例えば静電 気力によって付着し、以降の工程においても容易に支持 体から脱落することはない。支持体上に複数の球体の配 置した後、球体を加圧すれば、支持体上の複数の球体の 重なりを解消することができ、球体を支持体上で単層に 密に配置することができる。

【0139】あるいは、後述するクレータ型電界放出素 子-2のように、球体とカソード電極材料とを分散媒中 に分散させて成る組成物から成る組成物層を支持体上に 形成し、以て、支持体上に複数の球体を配置し、カソー ド電極材料から成るカソード電極で球体を被覆した後、 分散媒を除去することもできる。組成物の性状として は、スラリーやペーストが可能であり、これらの所望の 性状に応じ、分散媒の組成や粘度を適宜選択すればよ い。組成物層を支持体上に形成する方法としては、スク リーン印刷法が好適である。カソード電極材料は、典型 的には、分散媒中における沈降速度が球体よりも遅い微 50 るいは、無効開口部の底部に隆起部及び凹部が露出して

おらず、しかも、上端部にゲート電極が形成されておらず、単に支持体の表面が露出しているか、のいずれかであるからである。従って、球体を全面に配置しても何ら問題は生じない。尚、電子放出領域とそれ以外の領域との境界線上に形成された孔は、開口部に含まれる。

【0143】球体の直径は、所望の開口部の直径、凹部 の直径、電界放出素子を用いて構成される表示装置の表 示画面寸法、画素数、電子放出領域の寸法、1画素を構 成すべき電界放出素子の個数に応じて選択することがで きるが、0. 1~10μmの範囲で選択することが好ま しい。例えば、液晶表示装置のスペーサとして市販され ている球体は、粒径分布が1~3%と良好なので、これ を利用することが好適である。球体の形状は真球である ことが理想的ではあるが、必ずしも真球である必要はな い。支持体上には球体を100~5000個/mm2程 度の密度で配置することが好適である。例えば球体を約 1000個/mm<sup>2</sup>の密度で支持体上に配置すると、例 えば電子放出領域の寸法を仮に 0.5 mm×0.2 mm とした場合、この電子放出領域内に約100個の球体が 存在し、約100個の隆起部が形成されることになる。 1 つの電子放出領域にこの程度の個数の隆起部が形成さ れていれば、球体の粒径分布や真球度のばらつきに起因 する凹部の直径のばらつきはほぼ平均化され、実用上、 1画素(又は1サブピクセル)当たりの放出電子電流密 度や輝度はほぼ均一となる。

【0144】クレータ型電界放出素子-1あるいは後述するクレータ型電界放出素子-2~クレータ型電界放出素子-4においては、球体の形状の一部が電子放出部の先端部の形状に反映される。隆起部の先端部のでロファイルは、不規則な凹凸を有していても、あるいは滑らかであってもよいが、特に、クレータ型電界放出素子-1やクレータ型電界放出素子-2においては、の先端部が不規則形状となり易い。破断により形成されるため、隆起部の先端部が先鋭化すると、先端部が高効率の電子といると、好都合である。クレータ型電界放出素子-1~クレータ型電界放出素子-4におい、配としてクレータ型電界放出素子-1~クレータ型電界放出素子-4におい、この場合の凹部と隆起部とは、全体としてクレータあるいはカルデラのような形状を呈する。

【0145】支持体上における隆起部の配置は規則的であってもランダムであってもよく、球体の配置方法に依存する。上述の乾式法あるいは湿式法を採用した場合、支持体上における隆起部の配置はランダムとなる。

【0146】クレータ型電界放出素子-1~クレータ型電界放出素子-4において、絶縁層の形成後、絶縁層に開口部を形成するが、隆起部の先端部に損傷が生じないように、隆起部を得た後、保護層を形成し、開口部の形成後、保護層を取り除く構成とすることもできる。保護層を構成する材料として、クロムを例示することができ

る。 【0147】以下、図20~図23を参照して、クレータ型電界放出素子-1の製造方法を説明するが、図20の(A)、図22の(A)模式的な一部端面図であり、図23の(A)及び(B)は模式的な一部断面図であり、図20の(B)、図21の(B)及び図22の(B)は、図20の(A)、図21の(A)及び図22の(A)よりも広い範囲を模式的に示す一部斜視図である。

【0148】 [工程-H1] 先ず、複数の球体80を被覆したカソード電極111を支持体10上に形成する。具体的には、先ず、例えばガラスから成る支持体10上の全面に、球体80を配置する。球体80は、例えばポリメチレン系の高分子材料から成り、平均直径約5μm、粒径分布1%未満である。球体80を、スプレーガンを用い、支持体10上におおよそ1000個/mm²の密度でランダムに配置する。スプレーガンを用いた散布は、球体を揮発性溶剤と混合して噴霧する方式、あるいは粉末状態のままノズルから噴射する方式のいずれでもよい。配置された球体80は、静電気力で支持体10上に保持されている。この状態を図20の(A)及び(B)に示す。

【0149】 [工程-H2] 次に、球体80及び支持体 10上にカソード電極111を形成する。カソード電極 111を形成した状態を、図21の(A)及び(B)に 示す。カソード電極111は、例えばカーボンペースト をストライプ状にスクリーン印刷することによって形成 することができる。このとき、球体80は支持体10上 の全面に配置されているので、球体80の中には、図2 1の(B)に示すように、カソード電極111で被覆さ れないものも当然存在する。次に、カソード電極111 に含まれる水分や溶剤を除去し、且つ、カソード電極1 11を平坦化するために、例えば150° Cにてカソー ド電極111を乾燥する。この温度では、球体80は何 ら状態変化及び/又は化学変化を起こさない。尚、上述 のようなカーボンペーストを用いたスクリーン印刷に替 えて、カソード電極111を構成するカソード電極用導 電材料層を全面に形成し、このカソード電極用導電材料 層を通常のリソグラフィ技術とドライエッチング技術を 用いてパターニングし、ストライプ状のカソード電極1 11を形成することもできる。リソグラフィ技術を適用 する場合、通常、レジスト材料層をスピンコーティング 法により形成するが、スピンコーティング時の支持体1 0の回転数が500rpm程度、回転時間が数秒間程度 であれば、球体80は脱落したり変位することなく、支 持体10上に保持され得る。

【0150】 [工程-H3] 次に、球体80を除去することによって、球体80を被覆したカソード電極111 の部分を除去し、以て、電子を放出する複数の隆起部1 11Aと、各隆起部111Aに囲まれ、且つ、球体80 の形状の一部を反映した凹部111Bとを有するカソード電極111を形成する。この状態を、図22の(A)及び(B)に示す。具体的には、カソード電極111の焼成を兼ね、約530°Cにて加熱を行うことにより球体80を燃焼させる。球体80の燃焼に伴って球体80が閉じ込められていた閉鎖空間の圧力が上昇し、球体80を被覆するカソード電極111の部分が或る耐圧限界を超えた時点で破裂して除去される。その結果、支持体10上に形成されたカソード電極111の一部分に、隆起部111A及び凹部111Bが形成される。尚、球体を除去した後に、球体の一部分が残渣として残る場合には、使用する球体を構成する材料にも依るが、適切な洗浄液を用いて残渣を除去すればよい。

【0151】 [工程-H4] その後、カソード電極111及び支持体10上に絶縁層12を形成する。具体的には、例えば、ガラスペーストを全面に約5μmの厚さにスクリーン印刷する。次に、絶縁層12に含まれる水分や溶剤を除去し、且つ、絶縁層12を平坦化するために、例えば150° Cにて絶縁層12を乾燥する。上述のようなガラスペーストを用いたスクリーン印刷に替えて、例えばプラズマCVD法によりSiO2膜を形成してもよい。

【0152】 [工程-H5] 次に、絶縁層12上に、ストライプ状のゲート電極13を形成する(図23の(A)参照)。ストライプ状のゲート電極13の射影像の延びる方向は、ストライプ状のカソード電極111の射影像の延びる方向と90度の角度を成している。

【0153】 [工程-H6] その後、ゲート電極13の射影像とカソード電極111の射影像とが重複する電子放出領域において、[工程-A2] と同様の方法に基づき、ゲート電極13及び絶縁層12に開口部14を形成し、以て、開口部14(孔部)の底部に複数の複数の隆起部111A及び凹部111Bを露出させる。尚、カソード電極111に対して十分に高いエッチング選択比が確保できる条件でエッチングを行うことが好ましい。あるいは又、隆起部111Aを形成した後、例えば、クロムから成る保護層を形成しておき、開口部14を形成した後、保護層を取り除くことが好ましい。こうして、図23の(B)に示した電界放出素子を得ることができる。

【0154】尚、クレータ型電界放出素子-1の製造方法の変形例として、[工程-H2]の後、[工程-H4]~[工程-H6]を実行し、次いで、[工程-H3]を実行してもよい。この場合、球体の燃焼とゲート電極13及び絶縁層12を構成する材料の焼成を同時に行えばよい。

【0155】あるいは又、 [工程-H2] の後、 [工程 る。これによって -H4] を実行し、更に、 [工程-H5] と同様の工程 置し、カソード電 において、開口部を有していないストライプ状のゲート 球体 80を被覆す電極を構成する層を絶縁層上に形成した後、 [工程-H 50 の (B) に示す。

42

3] を実行する。これによって、球体80を被覆したカ ソード電極111、絶縁層12及びゲート電極13を構 成する層の各部分が除去され、以て、ゲート電極13及 び絶縁層12を貫通した開口部14が形成されると共 に、電子を放出する隆起部111Aと、隆起部111A に囲まれ、且つ、球体80の形状の一部を反映した凹部 111Bとから成る電子放出部を、開口部14の底部に 位置するカソード電極111に形成することができる。 即ち、球体80の燃焼に伴って球体80が閉じ込められ ている閉鎖空間の圧力が上昇し、球体を被覆する部分の カソード電極111と絶縁層12とゲート電極13を構 成する層とが或る耐圧限界を超えた時点で破裂し、隆起 部111A及び凹部111Bと同時に開口部14が形成 され、しかも、球体80が除去される。開口部14は、 ゲート電極13及び絶縁層12を貫通し、且つ、球体8 0の形状の一部を反映している。また、開口部14の底 部には、電子を放出する隆起部111A、及び、隆起部 111Aに囲まれ、且つ、球体80の形状の一部を反映 した凹部111Bが残る。

【0156】 [クレータ型電界放出素子-2] クレータ型電界放出素子-2の製造方法の図24を参照して説明するが、支持体10上に複数の球体80を配置する工程が、球体80とカソード電極材料とを分散媒中に分散させて成る組成物から成る組成物層81を支持体10上に形成し、以て、支持体10上に複数の球体80を配置し、カソード電極材料から成るカソード電極111で球体を被覆した後、分散媒を除去する工程から成る、即ち、湿式法から成る点が、クレータ型電界放出素子-1の製造方法と相違する。

1 【0157】 [工程-J1] 先ず、支持体10上に複数の球体80を配置する。具体的には、球体80とカソード電極材料81Bとを分散媒81A中に分散させて成る組成物から成る組成物層81を支持体10上に形成する。即ち、例えば、イソプロピルアルコールを分散媒81Aとして使用し、平均直径約5μmのポリメチレン系の高分子材料から成る球体80と、平均直径約0.05μmのカーボン粒子をカソード電極材料81Bとして分散媒81A中に分散させて成る組成物を支持体10上にストライプ状にスクリーン印刷し、組成物層81を形成する。図24の(A)には、組成物層81の形成直後の状態を示す。

【0158】 [工程-J2] 支持体10に保持された組成物層81中では、間もなく球体80が沈降して支持体10上に配置されると共に、球体80から支持体10上に亙ってカソード電極材料81Bが沈降し、カソード電極材料81Bから成るカソード電極111が形成される。これによって、支持体10上に複数の球体80を配置し、カソード電極材料から成るカソード電極111で球体80を被覆することができる。この状態を、図24の(B)に示す。

43

【0159】 [工程- ]3] その後、分散媒81Aを例 えば蒸発させることによって除去する。この状態を、図 24の(C)に示す。

【0160】 [工程-]4] 次いで、クレータ型電界放

出素子-1の[工程-H3]~[工程-H6]と同様の 工程、あるいは、クレータ型電界放出素子-1の製造方 法の変形例を実行することによって、図23の(B)に 示したと同様の電界放出素子を完成することができる。 【0161】 [クレータ型電界放出素子-3] このクレ ータ型電界放出素子-3の製造方法において、支持体上 にストライプ状のカソード電極を形成する工程は、より 具体的には、支持体上に複数の球体を配置する工程と、 電子を放出する複数の隆起部と、各隆起部に囲まれ、且 つ、球体の形状の一部を反映した凹部とを有し、各隆起 部が球体の周囲に形成されたカソード電極を、支持体上 に設ける工程と、球体を除去する工程、から成る。支持 体上への複数の球体の配置は、球体の散布によって行

う。また、球体は疎水性の表面処理層を有する。以下、

明する。

かかる電界放出素子の製造方法を、図25を参照して説

【0162】 [工程-K1] 先ず、支持体10上に複数 の球体180を配置する。具体的には、ガラスから成る 支持体10上の全面に、複数の球体180を配置する。 この球体180は、例えばジビニルベンゼン系の高分子 材料から成る芯材180Aをポリテトラフルオロエチレ ン系樹脂から成る表面処理層180Bで被覆して成り、 平均直径約5μm、粒径分布1%未満である。球体18 0を、スプレーガンを用い、支持体10上におおよそ1 000個/mm<sup>2</sup>の密度でランダムに配置する。配置さ れた球体180は、静電気力で支持体10上に吸着され ている。ここまでのプロセスが終了した状態を、図25 の(A) に示す。

【0163】 [工程-K2] 次に、電子を放出する複数 の隆起部111Aと、各隆起部111Aに囲まれ、且 つ、球体180の形状の一部を反映した凹部111Bと を有し、各隆起部111Aが球体180の周囲に形成さ れたカソード電極111を、支持体10上に設ける。具 体的には、クレータ型電界放出素子-1で述べたと同様 に、例えばカーボンペーストをストライプ状にスクリー ン印刷するが、クレータ型電界放出素子-3では、球体 180の表面が表面処理層180Bにより疎水性を帯び ているために、球体180の上にスクリーン印刷された カーボンペーストは直ちに弾かれて落下し、球体180 の周囲に堆積して隆起部111Aが形成される。隆起部 111Aの先端部111Cは、クレータ型電界放出素子 - 1 の場合ほど先鋭とはならない。球体180と支持体 10との間に入り込んだカソード電極111の部分が、 凹部111Bとなる。図25の(B)では、カソード電 極111と球体180との間に隙間が存在するように図 示されているが、カソード電極 1 1 1 と球体 1 8 0 とは 50 スペーストを全面に約 5 μ mの厚さにスクリーン印刷す

接触している場合もある。その後、カソード電極111 を例えば150° Cにて乾燥させる。ここまでのプロセ スが終了した状態を、図25の(B)に示す。

【0164】 [工程-K3] 次に、球体180に外力を 与えることによって、支持体10上から球体180を除 去する。具体的な除去方法としては、洗浄や圧搾気体の 吹付けを挙げることができる。ここまでのプロセスが終 了した状態を、図25の(C)に示す。尚、球体の除去 は、球体の状態変化及び/又は化学変化に基づいて、よ り具体的には、例えば、燃焼によって球体を除去するこ とも可能である。

【0165】 [工程-K4] その後、クレータ型電界放 出素子-1の[工程-H4]~[工程-H6]を実行す ることによって、図23の(B)に示したと略同様の電 界放出素子を得ることができる。

【0166】尚、クレータ型電界放出素子-3の製造方 法の変形例として、 [工程-K2] の後、クレータ型電 界放出素子-1における [工程-H4] ~ [工程-H 6] を実行し、次いで、 [工程-K3] を実行してもよ V30

【0167】 [クレータ型電界放出素子-4] クレータ 型電界放出素子-4の製造方法において、支持体上にス トライプ状のカソード電極を形成する工程は、より具体 的には、支持体上に複数の球体を配置する工程と、電子 を放出する複数の隆起部と、各隆起部に囲まれ、且つ、 球体の形状の一部を反映した凹部とを有し、各隆起部が 球体の周囲に形成されたカソード電極を支持体上に設け る工程、から成る。尚、全面に絶縁層を設ける際、球体 の上方に開口部が形成された絶縁層を、カソード電極及 び支持体上に設ける。球体の除去は、開口部の形成後に 行う。クレータ型電界放出素子-4の製造方法において は、支持体上への複数の球体の配置は、球体の散布によ って行う。また、球体は疎水性の表面処理層を有する。 以下、クレータ型電界放出素子-4の製造方法を、図2 6及び図27を参照して説明する。

【0168】[工程-L1]先ず、支持体10上に複数 の球体180を配置する。具体的には、クレータ型電界 放出素子-3の製造工程における [工程-K1] と同様 の工程を実行する。

【0169】 [工程-L2] その後、電子を放出する複 数の隆起部111Aと、各隆起部111Aに囲まれ、且 つ、球体180の形状の一部を反映した凹部111Bと を有し、各隆起部111Aが球体180の周囲に形成さ れたカソード電極111を、支持体10上に設ける。具 体的には、クレータ型電界放出素子-3の製造工程にお ける [工程-K2] と同様の工程を実行する。

【0170】[工程-L3]次に、球体の上方に開口部 14Aが形成された絶縁層12を、カソード電極111 及び支持体10上に設ける。具体的には、例えば、ガラ

る。球体180の表面が表面処理層180Bにより疎水 性を帯びているために、球体180の上にスクリーン印 刷されたガラスペーストは直ちに弾かれて落下し、自ら の表面張力により絶縁層12の球体180の上の部分は 収縮する。その結果、球体180の頂部は絶縁層12に 覆われることなく、開口部14A内に露出する。この状 態を図26の(A)に示す。図示した例では、開口部1 4 Aの上端部の直径は球体180の直径よりも大きい が、表面処理層180Bの界面張力が、ガラスペースト の界面張力よりも小さい場合には、開口部 1 4 A の直径 が小さくなる傾向にある。逆に、表面処理層180Bの 界面張力が、ガラスペーストの界面張力よりも著しく大 きい場合には、開口部14Aの直径は大きくなり易い。 その後、絶縁層12を例えば150° Cにて乾燥させ

【0171】 [工程-L4] 次に、開口部14Aと連通 する開口部14Bを有するゲート電極13を絶縁層12 上に形成する。具体的には、例えば、ペーストをストラ イプ状にスクリーン印刷する。球体180の表面が表面 処理層180Bにより疎水性を帯びているために、球体 180の上にスクリーン印刷されたペーストは直ちに弾 かれて、自らの表面張力により収縮し、絶縁層12の表 面のみに付着した状態となる。このとき、ゲート電極 1 3は、図示するように、絶縁層12の開口端部から開口 部14A内へ若干回り込むように形成されることもあ る。その後、ゲート電極13を例えば150°Cにて乾 燥させる。ここまでの工程が終了した状態を、図26の (B) に示す。尚、表面処理層180Bの界面張力が、 ペーストの界面張力よりも小さい場合には、開口部14 Aの直径が小さくなる傾向にある。逆に、表面処理層 1 80 Bの界面張力が、ペーストの界面張力よりも著しく 大きい場合には、開口部14Aの直径は大きくなり易

【0172】 [工程-L5] 次に、開口部14B, 14 Aの底部に露出した球体180を除去する。具体的に は、カソード電極111と絶縁層12との焼成を兼ね、 ガラスペーストの典型的な焼成温度である約530°C にて加熱を行うことにより、球体180を燃焼させる。 このとき、クレータ型電界放出素子-1と異なり、絶縁 層12及びゲート電極13には開口部14A, 14Bが 最初から形成されているので、カソード電極111や絶 縁層12、ゲート電極13の一部が飛散することはな く、球体180は速やかに除去される。尚、開口部14 A, 14Bの上端部の直径が球体180の直径よりも大 きい場合、球体180を燃焼させなくとも、例えば、洗 浄や圧搾気体の吹付け等の外力によって球体180を除 去することが可能である。ここまでの工程が終了した状 態を、図27の(A)に示す。

【0173】 [工程-L6] その後、開口部14Aの側 壁面に相当する絶縁層12の一部を等方的にエッチング 50 し、次いで、絶縁層12B上にストライプ状の第2のゲ

すると、図27の(B)に示す電界放出素子を完成する ことができる。ここでは、ゲート電極13の端部が下方 を向いているが、このことは、開口部14内の電界強度 を高める上で好ましい。

【0174】 [エッジ型電界放出素子] エッジ型電界放 出素子の模式的な一部断面図を図28の(A)に示す。 このエッジ型電界放出素子は、支持体10上に形成され たストライプ状のカソード電極211と、支持体10及 びカソード電極211上に形成された絶縁層12と、絶 縁層12上に形成されたストライプ状のゲート電極13 から構成されており、開口部14がゲート電極13及び 絶縁層12に設けられている。 開口部14の底部にはカ ソード電極211のエッジ部211Aが露出している。 カソード電極211及びゲート電極13に電圧を印加す ることによって、カソード電極211のエッジ部211 Aから電子が放出される。

【0175】尚、図28の(B)に示すように、開口部 14内のカソード電極211の下の支持体10に凹部1 0 Aが形成されていてもよい。あるいは又、模式的な一 部断面図を図28の(C)に示すように、支持体10上 に形成された第1のゲート電極13Aと、支持体10及 び第1のゲート電極13A上に形成された層間絶縁層1 2 A と、層間絶縁層 1 2 A 上に形成されたカソード電極 211と、層間絶縁層12A及びカソード電極211に 形成された絶縁層12Bと、絶縁層12B上に形成され た第2のゲート電極13Bから構成することもできる。 そして、開口部14が、第2のゲート電極13B、絶縁 層12B、カソード電極211及び層間絶縁層12Aに 設けられており、開口部14の側壁にはカソード電極2 11のエッジ部211Aが露出している。カソード電極 211並びに第1のゲート電極13A、第2のゲート電 極13Bに電圧を印加することによって、電子放出部に 相当するカソード電極211のエッジ部211Aから電 子が放出される。

【0176】例えば、図28の(C)に示したエッジ型 電界放出素子の製造方法を、支持体等の模式的な一部端 面図である図29を参照して、以下、説明する。

【0177】 [工程-M1] 先ず、例えばガラスから成 る支持体10の上に、スパッタリング法により厚さ約 0.2μmのタングステン膜を成膜し、通常の手順に従 ってフォトリソグラフィ技術及びドライエッチング技術 によりこのタングステン膜をパターニングし、第1のゲ ート電極13Aを形成する。次に、全面に、SiO2か ら成る厚さ0.  $3 \mu$  mの層間絶縁層12Aを形成した 後、層間絶縁層12Aの上にタングステンから成るスト ライプ状のカソード電極211を形成する(図29の (A) 参照)。

【0178】 [工程-M2] その後、全面に、例えばS i O2から成る厚さ 0. 7μmの絶縁層 12Bを形成

ート電極13Bを形成する(図29の(B)参照)。

【0179】 [工程-M3] 次に、 [工程-A2] と同様の方法に基づき、第2のゲート電極13Bを例えばRIE法により異方的にエッチングし、開口部を形成する。次に、開口部の底面に露出した絶縁層12Bを等方的にエッチングし、孔部を形成する。絶縁層12BをSiO2を用いて形成しているので、緩衝化フッ酸水溶液

を用いたウェットエッチングを行う。絶縁層 1 2 Bに形成 成された孔部の壁面は、第 2 のゲート電極 1 3 Bに形成 された開口部の開口端面よりも後退するが、このときの 後退量はエッチング時間の長短により制御することができる。ここでは、絶縁層 1 2 Bに形成された孔部の下端が、第 2 のゲート電極 1 3 Bに形成された開口部の開口

端面よりも後退するまで、ウェットエッチングを行う。

【0180】次に、孔部の底面に露出したカソード電極 211を、イオンを主エッチング種とする条件によりド ライエッチングする。イオンを主エッチング種とするド ライエッチングでは、被エッチング物へのバイアス電圧 の印加やプラズマと磁界との相互作用を利用して荷電粒 子であるイオンを加速することができるため、一般には 異方性エッチングが進行し、被エッチング物の加工面は 垂直壁となる。しかし、この工程では、プラズマ中の主 エッチング種の中にも垂直以外の角度を有する入射成分 が若干存在すること、及び開口部の端部における散乱に よってもこの斜め入射成分が生ずることにより、カソー ド電極211の露出面の中で、本来であれば開口部によ って遮蔽されてイオンが到達しないはずの領域にも、あ る程度の確率で主エッチング種が入射する。このとき、 支持体10の法線に対する入射角の小さい主エッチング 種ほど入射確率は高く、入射角の大きい主エッチング種 30 ほど入射確率は低い。

【0181】従って、カソード電極211に形成された 孔部の上端部の位置は、絶縁層12Bに形成された孔部の下端部とほぼ揃っているものの、カソード電極211に形成された孔部の下端部の位置はその上端部よりも突出した状態となる。つまり、カソード電極211のエッジ部211Aの厚さが、突出方向の先端部に向けて薄くなり、エッジ部211Aが先鋭化される。例えば、エッチング・ガスとしてSF6を用いることにより、カソード電極211の良好な加工を行うことができる。

【0182】次に、カソード電極211に形成された孔部の底面に露出した層間絶縁層12Aを等方的にエッチングし、層間絶縁層12Aに孔部を形成し、開口部14を完成させる。ここでは、緩衝化フッ酸水溶液を用いたウェットエッチングを行う。層間絶縁層12Aに形成された孔部の壁面は、カソード電極211に形成された孔部の下端部よりも後退する。このときの後退量はエッチング時間の長短により制御可能である。開口部14の完成後に第1のレジスト層を除去すると、図28の(C)に示した構成を得ることができる。

48

【0183】 [スピント型電界放出素子の製造方法の変形-1] [スピント型電界放出素子] にて説明したスピント型電界放出素子の製造方法の変形例を、以下、支持体等の模式的な一部端面図である図30~図33を参照して説明するが、このスピント型電界放出素子は、基本的には、以下の工程に基づき作製される。即ち、

- (a) 支持体10上にストライプ状のカソード電極11 を形成する工程
- (b) カソード電極 1 1 上を含む支持体 1 0 上に絶縁層 1 2 を形成する工程
- (c) 絶縁層 1 2 上にストライプ状のゲート電極 1 3 を 形成する工程
- (d) 底部にカソード電極11が露出した開口部14 を、ゲート電極13及び絶縁層12に形成する工程
- (e) 開口部 1 4 内を含む全面に電子放出部形成用の導電材料層 9 1 を形成する工程
- (f) 開口部14の中央部に位置する導電材料層91の 領域を遮蔽するように、マスク材料層92を導電材料層 91上に形成する工程
- (g) 導電材料層 9 1 の支持体 1 0 に対して垂直な方向におけるエッチング速度がマスク材料層 9 2 の支持体に対して垂直な方向におけるエッチング速度よりも速くなる異方性エッチング条件下で導電材料層 9 1 とマスク材料層 9 2 とをエッチングすることにより、導電材料層 9 1 から成り、先端部が錐状形状を有する電子放出部 1 5 Eを開口部 1 4 内に露出したカソード電極 1 1 上に形成する工程

【0184】 [工程-N1] 先ず、例えばガラス基板上 に厚さ約0.6μmのSiO2層を形成して成る支持体 10上に、クロム (Cr) から成るカソード電極11を 設ける。具体的には、支持体10上に、例えばスパッタ リング法やCVD法にてクロムから成るカソード電極用 導電材料層を堆積させ、かかるカソード電極用導電材料 層をパターニングすることによって、複数のカソード電 極11を形成することができる。カソード電極11の幅 を例えば50μm、カソード電極間スペースを例えば3 0 μ mとする。その後、カソード電極11上を含む支持 体10上に、原料ガスとしてTEOS(テトラエトキシ シラン)を使用するプラズマCVD法にてSiO2から 成る絶縁層12を形成する。絶縁層12の厚さを約1μ mとする。次に、絶縁層12上の全面に、カソード電極 11と直交する方向に平行に延びるストライプ状のゲー ト電極13を形成する。

【0185】次に、カソード電極11とゲート電極13との重複領域である電子放出領域、即ち、1画素の領域において、ゲート電極13と絶縁層12とを貫通した開口部14を、[工程-A2]と同様の方法に基づき形成する(図30の(A)参照)。開口部14の平面形状は、例えば、直径0.3μmの円形である。開口部14は、通常、1画素の領域に数百乃至千個程度形成され

る。

【0186】 [工程-N2] 次に、全面に密着層90をスパッタリング法にて形成する(図30の(B)参照)。この密着層90は、ゲート電極13が形成されていない絶縁層12の露出面や開口部14の側壁面に露出している絶縁層12と、次の工程で全面的に成膜される導電材料層91との間の密着性を高めるために設けられる層である。導電材料層91をタングステンで形成することを前提とし、タングステンから成る密着層90を、DCスパッタリング法により0.07μmの厚さに形成10する。

【0187】 [工程-N3] 次に、開口部14内を含む全面に、厚さ約 $0.6\mu$ mのタングステンから成る電子放出部形成用の導電材料層91を水素還元減圧CVD法により形成する(図31の(A)参照)。成膜された導電材料層91の表面には、開口部14の上端面と底面との間の段差を反映した凹部91Aが形成される。

【0188】 [工程-N4] 次に、開口部14の中央部に位置する導電材料層91の領域(具体的には凹部91A) を遮蔽するようにマスク材料層92を形成する。具体的には、先ず、スピンコート法により厚さ0.35μmのレジスト材料をマスク材料層92として導電材料層91の上に形成する(図31の(B)参照)。マスク材料層92は、導電材料層91の凹部91Aを吸収し、ほぼ平坦な表面となる。次に、マスク材料層92を酸素系ガスを用いたRIE法によりエッチングする。このエッチングを、導電材料層91の平坦面が露出した時点で終了する。これにより、導電材料層91の凹部91Aを平坦に埋め込むようにマスク材料層92が残る(図32の(A)参照)。

【0189】 [工程-N5] 次に、導電材料層91とマスク材料層92と密着層90とをエッチングし、円錐形状の電子放出部15Eを形成する(図32の(B)参照)。これらの層のエッチングは、導電材料層91のエッチング速度がマスク材料層92のエッチング速度よりも速くなる異方性エッチング条件下で行う。エッチング条件を以下の表2に例示する。

【0190】[表2]

[導電材料層 9 1 等のエッチング条件]

 SF6流量
 : 150SCCM

 O2流量
 : 30SCCM

 Ar流量
 : 90SCCM

 圧力
 : 35Pa

RFMD-: 0.7kW(13.56MHz)

【0191】 [工程-N6] その後、等方的なエッチング条件にて開口部14の内部において絶縁層12に設けられた開口部14の側壁面を後退させると、図33に示す電界放出素子が完成される。等方的なエッチングは [工程-A5] にて説明したと同様とすればよい。

【0192】ここで、[工程-N5]において、電子放 50 ない。なぜなら、ゲート電極13やカソード電極11を

50

出部 15Eが形成される機構について、図 34を参照して説明する。図 34の(A)は、エッチングの進行に伴って、被エッチング物の表面プロファイルが一定時間毎にどのように変化するかを示す模式図であり、図 34の(B)は、エッチング時間と開口部 14の中心における被エッチング物の厚さとの関係を示すグラフである。開口部 14の中心におけるマスク材料層の厚さを  $h_p$ 、開口部 14の中心における電子放出部 15Eの高さを  $h_e$ とする。

【0193】表2に示したエッチング条件では、レジス ト材料から成るマスク材料層92のエッチング速度より も、導電材料層91のエッチング速度の方が当然速い。 マスク材料層92が存在しない領域では、導電材料層9 1が直ぐにエッチングされ始め、被エッチング物の表面 が速やかに下降してゆく。これに対して、マスク材料層 92が存在する領域では、最初にマスク材料層92が除 去されないとその下の導電材料層91のエッチングが始 まらないので、マスク材料層92がエッチングされてい る間は被エッチング物の厚さの減少速度は遅く(hp減 少区間)、マスク材料層92が消失した時点で初めて、 被エッチング物の厚さの減少速度がマスク材料層92の 存在しない領域と同様に速くなる (he減少区間)。 he 減少区間の開始時期は、マスク材料層92が厚さが最大 となる開口部14の中心で最も遅く、マスク材料層92 の薄い開口部14の周辺に向かって早くなる。このよう にして、円錐形状の電子放出部15日が形成される。 【0194】レジスト材料から成るマスク材料層92の

エッチング速度に対する導電材料層91のエッチング速 度の比を、「対レジスト選択比」と称することにする。 この対レジスト選択比が、電子放出部15日の高さと形 状を決定する重要な因子であることを、図35を参照し て説明する。図35の(A)は、対レジスト選択比が相 対的に小さい場合、図35の(C)は、対レジスト選択 比が相対的に大きい場合、図35の(B)はこれらの中 間である場合の、電子放出部15Eの形状を示してい る。対レジスト選択比が大きいほど、マスク材料層92 の膜減りに比べて導電材料層 9 1 の膜減りが激しくなる ので、電子放出部15 Eはより高く、且つ鋭くなること が判る。対レジスト選択比は、SF6流量に対するO2流 40 量の割合を高めると低下する。また、基板バイアスを併 用してイオンの入射エネルギーを変化させることが可能 なエッチング装置を用いる場合には、RFバイアスパワ ーを高めたり、バイアス印加用の交流電源の周波数を下 げることで、対レジスト選択比を下げることができる。 対レジスト選択比の値は1.5以上、好ましくは2以 上、より好ましくは3以上に選択される。

【0195】尚、上記のエッチングにおいては当然、ゲート電極13やカソード電極11に対して高い選択比を確保する必要があるが、表2に示した条件で全く問題はない。なぜなら、ゲート電極13やカソード電極11を

構成する材料は、フッ素系のエッチング種では殆どエッ チングされず、上記の条件であれば、概ね10以上のエ ッチング選択比が得られるからである。

【0196】 [スピント型電界放出素子の製造方法の変 形-2] [スピント型電界放出素子の製造方法の変形-2] の製造方法は、「スピント型電界放出素子の製造方 法の変形-1]の製造方法の変形である。この製造方法 においては、マスク材料層により遮蔽される導電材料層 の領域を、「スピント型電界放出素子の製造方法の変形 - 1] における製造方法におけるよりも狭くすることが 可能である。即ち、 [スピント型電界放出素子の製造方 法の変形-2] におけるスピント型電界放出素子の製造 方法においては、開口部の上端面と底面との間の段差を 反映して、柱状部とこの柱状部の上端に連通する拡大部 とから成る略漏斗状の凹部を導電材料層の表面に生成さ せ、工程(f)において、導電材料層の全面にマスク材 料層を形成した後、マスク材料層と導電材料層とを支持 体の表面に対して平行な面内で除去することにより、柱 状部にマスク材料層を残す。

【0197】以下、[スピント型電界放出素子の製造方 法の変形-21 におけるスピント型電界放出素子の製造 方法を、支持体等の模式的な一部端面図である図36~ 図38を参照して説明する。

【0198】 [工程-P1] 先ず、支持体10上にカソ ード電極11を形成する。カソード電極11は、例えば DCスパッタリング法により、TiN層(厚さ0.1μ m)、Ti層(厚さ5nm)、Al-Cu層(厚さ0. 4 μm) 、Ti層 (厚さ5 nm) 、TiN層 (厚さ0. 0 2 μm) 及びT i 層 (0. 0 2 μm) をこの順に積層 して積層膜を形成し、続いてこの積層膜をパターニング 30 して形成することができる。尚、図ではカソード電極1 1を単層で表した。次に、支持体10とカソード電極1 1の上に、厚さ0. 7μmの絶縁層12を、TEOS (テトラエトキシシラン) を原料ガスとするプラズマC VD法に基づき形成する。次いで、絶縁層12の上にゲ\*

> [表3] :硫酸銅 (CuSO4·5H2O) メッキ液

ホルマリン (37%HCHO)

水酸化ナトリウム(NaOH)

酒石酸ナトリウムカリウム

メッキ浴温度:50°C

【0203】 [工程-P4] その後、マスク材料層92 と導電材料層 9 1 とを支持体 1 0 の表面に対して平行な 面内で除去することにより、柱状部91Bにマスク材料 層92を残す(図37の(B)参照)。この除去は、例 えば化学的機械的研磨法(CMP法)により行うことが できる。

【0204】 [工程-P5] 次に、導電材料層91と密 着層90のエッチング速度がマスク材料層92のエッチ ング速度よりも速くなる異方性エッチング条件下で、導 50 条件で開口部14の内部において絶縁層12に設けられ

\*ート電極13を形成する。

【0199】更に、全面に例えば SiO2から成る厚さ 0. 2 μ mのエッチング停止層 9 3 を形成する。エッチ ング停止層93は、電界放出素子の機能上不可欠な部材 ではなく、後工程で行われる導電材料層91のエッチン グ時に、ゲート電極13を保護する役割を果たす。尚、 導電材料層 9 1 のエッチング条件に対してゲート電極 1 3が十分に高いエッチング耐性を持ち得る場合には、エ ッチング停止層93を省略しても構わない。その後、R IE法により、エッチング停止層93、ゲート電極1 3、絶縁層12を貫通し、底部にカソード電極11が露 出した開口部14を、[工程-A2]と同様の方法に基 づき形成する。このようにして、図36の(A)に示す 状態が得られる。

【0200】 [工程-P2] 次に、開口部14内を含む 全面に、例えば厚さ 0.03 μ mのタングステンから成 る密着層90を形成する。次いで、開口部14内を含む 全面に電子放出部形成用の導電材料層91を形成する (図36の(B)参照)。但し、[スピント型電界放出 素子の製造方法の変形-2] における導電材料層91 は、 [スピント型電界放出素子の製造方法の変形-1] の製造方法で述べた凹部91Aよりも深い凹部91Aが 表面に生成されるように、導電材料層91の厚さを選択 する。即ち、導電材料層91の厚さを適切に設定するこ とによって、開口部14の上端面と底面との間の段差を 反映して、柱状部91Bとこの柱状部91Bの上端に連 通する拡大部91Cとから成る略漏斗状の凹部91Aを 導電材料層 9 1 の表面に生成させることができる。

【0201】 [工程-P3] 次に、導電材料層91の全 面に、例えば無電解メッキ法により、厚さ約 $0.5\mu m$ の銅 (Си) から成るマスク材料層 9 2 を形成する (図 37の(A)参照)。無電解メッキ条件を以下の表3に 例示する。

[0202]

7g/リットル

20ml/リットル

10g/リットル 20g/リットル

電材料層91とマスク材料層92と密着層90とをエッ チングする。その結果、開口部14内に錐状形状を有す る電子放出部15Eが形成される(図38の(A)参 照)。尚、電子放出部15Eの先端部にマスク材料層9 2 が残存する場合には、希フッ酸水溶液を用いたウェッ トエッチングによりマスク材料層92を除去することが できる。

【0205】 [工程-P6] 次に、等方的なエッチング

ようにマスク材料層の形状やエッチング速度を選択する

54

た開口部14の側壁面を後退させると、図38の(B) に示す電界放出素子が完成される。等方的なエッチングについては、[スピント型電界放出素子の製造方法の変形-1]の製造方法で説明したと同様とすればよい。

【0206】ところで、 [スピント型電界放出素子の製 造方法の変形-2]の製造方法で形成された電子放出部 15 Eにおいては、 [スピント型電界放出素子の製造方 法の変形-1]の製造方法で形成された電子放出部15 Eに比べ、より鋭い錐状形状が達成されている。これ は、マスク材料層92の形状と、マスク材料層92のエ 10 ッチング速度に対する導電材料層91のエッチング速度 の比の違いに起因する。この違いについて、図39を参 照しながら説明する。図39は、被エッチング物の表面 プロファイルが一定時間毎にどのように変化するかを示 す図であり、図39の(A)は銅から成るマスク材料層 92を用いた場合、図39の(B)はレジスト材料から 成るマスク材料層92を用いた場合をそれぞれ示す。 尚、簡略化のために導電材料層91のエッチング速度と 密着層90のエッチング速度とをそれぞれ等しいものと 仮定し、図39においては密着層90の図示を省略す る。

【0207】銅から成るマスク材料層92を用いた場合(図39の(A)参照)は、マスク材料層92のエッチング速度が導電材料層91のエッチング速度に比べて十分に遅いために、エッチング中にマスク材料層92が消失することがなく、従って、先端部の鋭い電子放出部15Eを形成することができる。これに対して、レジスト材料から成るマスク材料層92を用いた場合(図39の(B)参照)は、マスク材料層92のエッチング速度が導電材料層91のエッチング速度に比べてそれ程遅くないために、エッチング中にマスク材料層92が消失し易く、従って、マスク材料層消失後の電子放出部15Eの錐状形状が鈍化する傾向がある。

【0208】また、柱状部91Bに残るマスク材料層9 2には、柱状部91Bの深さが多少変化しても、電子放 出部15Eの形状は変化し難いというメリットもある。 即ち、柱状部91Bの深さは、導電材料層91の厚さや ステップカバレージのばらつきによって変化し得るが、 柱状部91Bの幅は深さによらずほぼ一定なので、マス ク材料層 9 2 の幅もほぼ一定となり、最終的に形成され 40 る電子放出部15Eの形状には大差が生じない。これに 対して、凹部91Aに残るマスク材料層92において は、凹部91Aが浅い場合と深い場合とでマスク材料層 の幅も変化してしまうため、凹部91Aが浅くマスク材 料層92の厚さが薄い場合ほど、より早期に電子放出部 15Eの錐状形状の鈍化が始まる。電界放出素子の電子 放出効率は、ゲート電極とカソード電極との間の電位 差、ゲート電極とカソード電極との間の距離、電子放出 部の構成材料の仕事関数の他、電子放出部の先端部の形 状によっても変化する。このため、必要に応じて上述の

ことが好ましい。
【0209】 [スピント型電界放出素子の製造方法の変形-3] [スピント型電界放出素子の製造方法の変形-

形-3] [スピント型電界放出素子の製造方法の変形-3] の製造方法は、 [スピント型電界放出素子の製造方法の変形-2] のスピント型電界放出素子の製造方法の変形である。 [スピント型電界放出素子の製造方法の変形である。 [スピント型電界放出素子の製造方法の変形・3] の製造方法においては、工程(e)において、開口部の上端面と底面との間の段差を反映して、柱状部とこの柱状部の上端に連通する拡大部とから成る略漏斗状の凹部を導電材料層の全面に生成させ、工程(f)において、導電材料層の全面にマスク材料層を形成した後、導電材料層上と拡大部内のマスク材料層を除去することにより、柱状部にマスク材料層を残す。以下、 [スピント型電界放出素子の製造方法の変形-3] におけるスピント型電界放出素子の製造方法を、支持体等の模式的な一部端面図である図40及び図41を参照して説明する。

【0210】 [工程-Q1] 先ず、図37の(A) に示 したマスク材料層 9 2 の形成までを [スピント型電界放 出素子の製造方法の変形-2]の製造方法の[工程-P 1]~ [工程-P3] と同様に行った後、導電材料層9 1上と拡大部91C内のマスク材料層92のみを除去す ることにより、柱状部91Bにマスク材料層92を残す (図40の(A)参照)。このとき、例えば希フッ酸水 溶液を用いたウェットエッチングを行うことにより、タ ングステンから成る導電材料層 9 1 を除去することな く、銅から成るマスク材料層92のみを選択的に除去す ることができる。柱状部91B内に残るマスク材料層9 2の高さは、エッチング時間に依存するが、このエッチ ング時間は、拡大部91Cに埋め込まれたマスク材料層 92の部分が十分に除去される限りにおいて、それ程の 厳密さを要しない。なぜなら、マスク材料層92の高低 に関する議論は、図39の(A)を参照しながら前述し た柱状部91Bの浅深に関する議論と実質的に同じであ り、マスク材料層92の高低は最終的に形成される電子 放出部15Eの形状に大きな影響を及ぼさないからであ

【0211】 [工程-Q2] 次に、導電材料層91とマスク材料層92と密着層90のエッチングを、 [スピント型電界放出素子の製造方法の変形-2] の製造方法と同様に行い、図40の(B)に示すような電子放出部15Eは、図38の(A)に示したように全体が錐状形状を有していても勿論構わないが、図40の(B)には先端部のみが錐状形状を有する変形例を示した。かかる形状は、柱状部91Bに埋め込まれたマスク材料層92の高さが低いか、若しくは、マスク材料層92のエッチング速度が比較的速い場合に生じ得るが、電子放出部15Eとしての機能に何ら支障はない。

【0212】 [工程-Q3] その後、等方的なエッチング条件で開口部14の内部において絶縁層12に設けられた開口部14の側壁面を後退させると、図41に示す電界放出素子が完成される。等方的なエッチングについては、 [スピント型電界放出素子の製造方法の変形-1] の作製方法で説明したと同様とすればよい。

【0213】 [スピント型電界放出素子の製造方法の変 形-4] [スピント型電界放出素子の製造方法の変形-4] の製造方法は、 [スピント型電界放出素子の製造方 法の変形-1]の製造方法の変形である。[スピント型 電界放出素子の製造方法の変形-4]の模式的な一部端 面図を図42に示す。 [スピント型電界放出素子の製造 方法の変形-4] が [スピント型電界放出素子の製造方 法の変形-1]と異なる点は、電子放出部が、基部94 と、基部94上に積層された錐状の電子放出部15Eと から構成されている点にある。ここで、基部94と電子 放出部15Eとは異なる導電材料から構成されている。 具体的には、基部94は、電子放出部15Eとゲート電 極13の開口端部との間の距離を調節するための部材で あり、且つ、抵抗体層としての機能を有し、不純物を含 有するポリシリコン層から構成されている。電子放出部 15日はタングステンから構成されており、錐状形状、 より具体的には円錐形状を有する。尚、基部94と電子 放出部15Eとの間には、TiNから成る密着層90が 形成されている。尚、密着層90は、電子放出部の機能 上不可欠な構成要素ではなく、製造上の理由で形成され ている。絶縁層12がゲート電極13の直下から基部9 4の上端部にかけてえぐられることにより、開口部14 が形成されている。

【0214】以下、[スピント型電界放出素子の製造方法の変形-4]の製造方法を、支持体等の模式的な一部端面図である図43~図45を参照して説明する。

【0215】[工程-R1]先ず、開口部14の形成ま でを、 [スピント型電界放出素子の製造方法の変形-1] の製造方法の [工程-N1] と同様に行う。続い て、開口部14内を含む全面に基部形成用の導電材料層 94Aを形成する。導電材料層94Aは、抵抗体層とし ても機能し、ポリシリコン層から構成され、プラズマC VD法により形成することができる。次いで、全面に、 スピンコート法にてレジスト材料から成る平坦化層95 を表面が略平坦となるように形成する(図43(A)参 照)。次に、平坦化層95と導電材料層94Aのエッチ ング速度が共に略等しくなる条件で両層をエッチング し、開口部14の底部を上面が平坦な基部94で埋め込 む(図43の(B)参照)。エッチングは、塩素系ガス と酸素系ガスとを含むエッチングガスを用いたRIE法 により行うことができる。導電材料層94Aの表面を平 坦化層 9 5 で一旦平坦化してからエッチングを行ってい るので、基部94の上面が平坦となる。

【0216】 [工程-R2] 次に、開口部14の残部を

56

含む全面に密着層 9 0 を成膜し、更に、開口部 1 4 の残部を含む全面に電子放出部形成用の導電材料層 9 1 を成膜し、開口部 1 4 の残部を導電材料層 9 1 で埋め込む(図 4 4 の(A)参照)。密着層 9 0 は、スパッタリング法により形成される厚さ 0.0 7 μ mの T i N層であり、導電材料層 9 1 は減圧 C V D 法により形成される厚さ 0.6 μ m のタングステン層である。導電材料層 9 1 の表面には、開口部 1 4 の上端面と底面との間の段差を反映して凹部 9 1 A が形成されている。

【0217】 [工程-R3] 次に、導電材料層91の全面に、スピンコート法によりレジスト材料から成るマスク材料層92を表面が略平坦となるように形成する(図44の(B)参照)。マスク材料層92は、導電材料層91の表面の凹部91Aを吸収して平坦な表面となっている。次に、マスク材料層92を酸素系ガスを用いたRIE法によりエッチングする(図45の(A)参照)。このエッチングは、導電材料層91の平坦面が露出した時点で終了する。これにより、導電材料層91の凹部91Aにマスク材料層92が平坦に残され、マスク材料層92は、開口部14の中央部に位置する導電材料層91の領域を遮蔽するように形成されている。

【0218】 [工程-R4] 次に、 [スピント型電界放出素子の製造方法の変形-1] の製造方法の [工程-N5] と同様にして、導電材料層 91、マスク材料層 92及び密着層 90を共にエッチングすると、前述の機構に基づき対レジスト選択比の大きさに応じた円錐形状を有する電子放出部15 Eと密着層 90とが形成され、電子放出部が完成される(図45の(B)参照)。その後、開口部14の内部において絶縁層12に設けられた開口部14の側壁面を後退させると、図42に示した電界放出素子を得ることができる。

【0219】 [スピント型電界放出素子の製造方法の変 形-5] [スピント型電界放出素子の製造方法の変形-5] の製造方法は、 [スピント型電界放出素子の製造方 法の変形-2]の製造方法の変形である。[スピント型 電界放出素子の製造方法の変形-5]の模式的な一部端 面図を図47の(B)に示す。 [スピント型電界放出素 子の製造方法の変形-5] が [スピント型電界放出素子 の製造方法の変形-2]と異なる点は、電子放出部が、 [スピント型電界放出素子の製造方法の変形-4] と同 様に、基部94と、基部94上に積層された錐状の電子 放出部15Eとから構成されている点にある。ここで、 基部94と電子放出部15Eとは異なる導電材料から構 成されている。具体的には、基部94は、電子放出部1 5 E とゲート電極 1 3 の開口端部との間の距離を調節す るための部材であり、且つ、抵抗体層としての機能を有 し、不純物を含有するポリシリコン層から構成されてい る。電子放出部15Eはタングステンから構成されてお り、錐状形状、より具体的には円錐形状を有する。尚、 基部94と電子放出部15Eとの間には、TiNから成

る密着層90が形成されている。尚、密着層90は、電 子放出部の機能上不可欠な構成要素ではなく、製造上の 理由で形成されている。絶縁層12がゲート電極13の 直下から基部94の上端部にかけてえぐられることによ り、開口部14が形成されている。

【0220】以下、 [スピント型電界放出素子の製造方 法の変形-5]の製造方法を、支持体等の模式的な一部 端面図である図46及び図47を参照して説明する。

【0221】 [工程-S1] 先ず、開口部14の形成ま でを、「スピント型電界放出素子の製造方法の変形ー 1]の製造方法の[工程-N1]と同様に行う。次に、 開口部14内を含む全面に基部形成用の導電材料層を形 成し、導電材料層をエッチングすることによって、開口 部14の底部を埋め込む基部94を形成することができ る。尚、図示される基部94は平坦化された表面を有し ているが、表面が窪んでいてもよい。尚、平坦化された 表面を有する基部94は、 [スピント型電界放出素子の 製造方法の変形-4]の製造方法の[工程-R1]と同 様のプロセスによって形成可能である。更に、開口部1 4の残部を含む全面に、密着層90及び電子放出部形成 用の導電材料層 9 1 を順次形成する。このとき、開口部 14の残部の上端面と底面との間の段差を反映した柱状 部91Bとこの柱状部91Bの上端に連通する拡大部9 1 Cとから成る略漏斗状の凹部 9 1 A が導電材料層 9 1 の表面に生成されるように、導電材料層 9 1 の厚さを選 択する。次に、導電材料層91上にマスク材料層92を 形成する。このマスク材料層92は、例えば銅を用いて 形成する。図46の(A)は、ここまでのプロセスが終 了した状態を示している。

【0222】 [工程-S2] 次に、マスク材料層92と 導電材料層91とを支持体10の表面に対して平行な面 内で除去することにより、柱状部91Bにマスク材料層 92を残す(図46の(B)参照)。この除去は、[工 程-P4]と同様に、化学的機械的研磨法 (СМР法) により行うことができる。

【0223】 [工程-S3] 次に、導電材料層91とマ スク材料層92と密着層90とをエッチングすると、前 述の機構に基づき対レジスト選択比の大きさに応じた円 錐形状を有する電子放出部15Eが形成される。これら の層のエッチングは、 [スピント型電界放出素子の製造 方法の変形-2]の製造方法の[工程-P5]と同様に 行うことができる。電子放出部15Eと基部94、及 び、電子放出部15Eと基部94の間に残存する密着層 90とによって、電子放出部が形成される。電子放出部 は、全体が錐状形状を有していても勿論構わないが、図 47の(A)には基部94の一部が開口部14の底部を 埋め込むように残存した状態を示した。かかる形状は、 柱状部91Bに埋め込まれたマスク材料層92の高さが 低いか、若しくは、マスク材料層92のエッチング速度 が比較的速い場合に生じ得るが、電子放出部としての機 50 造とすることもできる。ここで収束電極とは、開口部か

58

能に何ら支障はない。

【0224】 [工程-S4] その後、等方的なエッチン グ条件で開口部14の内部において絶縁層12の側壁面 を後退させると、図47の(B)に示した電界放出素子 が完成される。等方的なエッチング条件は、「スピント 型電界放出素子の製造方法の変形-1]の製造方法で説 明したと同様とすればよい。

【0225】 [スピント型電界放出素子の製造方法の変 形-6] [スピント型電界放出素子の製造方法の変形-6] の製造方法は、 [スピント型電界放出素子の製造方 法の変形-3] のスピント型電界放出素子の製造方法の 変形である。 [スピント型電界放出素子の製造方法の変 形-6] がスピント型電界放出素子の製造方法の変形-3] と異なる点は、電子放出部が、 [スピント型電界放 出素子の製造方法の変形-4]と同様に、基部94と、 基部94上に積層された錐状の電子放出部15Eとから 構成されている点にある。以下、スピント型電界放出素 子である「スピント型電界放出素子の製造方法の変形ー 6] の製造方法を、支持体等の模式的な一部端面図であ る図48を参照して説明する。

【0226】 [工程-T1] マスク材料層92の形成ま でを [スピント型電界放出素子の製造方法の変形-5] の製造方法の[工程-S1]と同様に行う。その後、導 電材料層 9 1 上と拡大部 9 1 C内のマスク材料層 9 2 の みを除去することにより、柱状部91Bにマスク材料層 92を残す (図48参照)。例えば希フッ酸水溶液を用 いたウェットエッチングを行い、タングステンから成る 導電材料層 9 1 を除去することなく、銅から成るマスク 材料層92のみを選択的に除去することができる。この 後の導電材料層91とマスク材料層92のエッチング、 絶縁層12の等方的なエッチング等のプロセスは、全 て、 [スピント型電界放出素子の製造方法の変形-5] の製造方法と同様に行うことができる。

【0227】以上、本発明を、実施の形態に基づき説明 したが、本発明はこれらに限定されるものではない。発 明の実施の形態にて説明した表示用パネルの構造の細 部、この表示用パネルを適用した表示装置の構造の細部 は例示であり、適宜変更、選択、組合せが可能である。 また、表示用パネルに用いた構成材料や形成方法につい ても、適宜変更、選択、組合せが可能である。

【0228】更には、電子放出体を構成する電界放出素 子の製造において使用した各種材料も例示であり、適宜 変更することができる。電界放出素子においては、専ら 1つの開口部に1つの電子放出部が対応する形態を説明 したが、電界放出素子の構造に依っては、1つの開口部 に複数の電子放出部が対応した形態、あるいは、複数の 開口部に1つの電子放出部が対応する形態とすることも できる。

【0229】ゲート電極の上方に収束電極を形成する構

ら放出されアノード電極へ向かう放出電子の軌道を収束させ、以て、輝度の向上や隣接画素間の色濁りの防止を可能とするための電極であり、アノード電極とカソード電極との間の電位差が数キロボルトのオーダーであって、カソードパネルとアノードパネルとの間の距離が比較的長い、所謂高電圧タイプの平面型表示装置を想定した場合に、特に有効な部材である。収束電極には、収束電源から相対的な負電圧が印加される。収束電極はは、収束電源から相対的な負電圧が印加される。収束電極は、収束でしる電界放出素子ごとに設けられている必要はなく、例えば、電界放出素子の所定の配列方向に沿って延在させることにより、複数の電界放出素子に共通の収束効果を及ぼすこともできる。

【0230】表示装置において、背面パネル(カソード パネルCP)と表示用パネル(アノードパネルAP)と を周縁部において接合する場合、接合は接着層を用いて 行ってもよいし、あるいはガラスやセラミックス等の絶 縁性剛性材料から成る枠体と接着層とを併用して行って もよい。枠体と接着層とを併用する場合には、枠体の高 さを適宜選択することにより、接着層のみを使用する場 合に比べ、カソードパネルCPとアノードパネルAPと の間の対向距離をより長く設定することが可能である。 尚、接着層の構成材料としては、フリットガラスが一般 的であるが、融点が120~400°C程度の所謂低融 点金属材料を用いてもよい。かかる低融点金属材料とし ては、In(インジウム:融点157°C);インジウ ムー金系の低融点合金; Sn80Ag20 (融点220~3 70°C)、Sn95Cu5(融点227~370°C) 等の錫 (Sn) 系高温はんだ; Pb97.5Ag2.5 (融点 304°C)、Pb94.5Ag5.5(融点304~365 °C)、Pb97.5Ag1.5Sn1.0(融点309°C)等 の鉛 (Pb) 系高温はんだ; Zn95Al5 (融点380 °C)等の亜鉛(Zn)系高温はんだ;Sn5Pb 95 (融点300~314°C)、Sn2Pb98 (融点3 16~322°C) 等の錫-鉛系標準はんだ; Au 88 G a 12 (融点 3 8 1°C) 等のろう材 (以上の添字は全て 原子%を表す)を例示することができる。

【0231】表示装置において、カソードパネルCPとアノードパネルAPと枠体の三者を接合する場合、三者を同時に接合してもよいし、あるいは、第1段階でカソードパネルCP又はアノードパネルAPのいずれか一方と枠体とを接合し、第2段階でカソードパネルCP又はアノードパネルAPの他方と枠体とを接合してもよい。三者同時接合や第2段階における接合を高真空雰囲気中で行えば、カソードパネルCPとアノードパネルAPと枠と接着層とにより囲まれた空間は、接合と同時に真空となる。あるいは、三者の接合終了後、カソードパネルCPとアノードパネルAPと枠体と接着層とによって囲まれた空間を排気し、真空とすることもできる。接合後に排気を行う場合、接合時の雰囲気の圧力は常圧/減圧のいずれであってもよく、また、雰囲気を構成する気

60

体は、大気であっても、あるいは窒素ガスや周期律表 0 族に属するガス(例えばArガス)を含む不活性ガスであってもよい。

【0232】接合後に排気を行う場合、排気は、カソードパネルCP及び/又はアノードパネルAPに予め接続されたチップ管を通じて行うことができる。チップ管は、典型的にはガラス管を用いて構成され、カソードパネルCP及び/又はアノードパネルAPの無効領域に設けられた貫通孔の周囲に、フリットガラス又は上述の低いは、金属材料を用いて接合され、空間が所定の真空度に達した後、熱融着によって封じ切られる。尚、封じ切りを行う前に、表示装置全体を一旦加熱してから降温であると、空間に残留ガスを放出させることができるので好適である。

【0233】表示装置においては、電界放出素子の構成に依存して(例えば、電子放出部を炭素薄膜から構成する場合)、絶縁層やゲート電極を設けずに、単に、カソード電極上に電子放出部を設けた構造とすることもでった。このような構造においては、1画素(1サブピクセル)単位で、カソード電極に印加する電圧の制御を行う。カソード電極の平面形状を略矩形とし、各カソード電極を配線及び例えばトランジスタから成るスイッチング素子を介してカソード電極駆動回路に接続する。各カソード電極に関値電圧以上の電圧が印加されると、アンード電極によって形成される電界に基づき、量子トンネル効果に基づき電子放出部から電子が放出され、この電子がアノード電極に引き付けられ、単位蛍光体層に衝突する。輝度は、カソード電極に印加される電圧によって制御される。

【0234】ゲート電極を、開口部が形成された帯状あるいはシート状の金属箔から構成し、支持体上にゲート電極支持部を形成し、金属箔がかかるゲート電極支持部の頂面に接するように、且つ、電子放出部の上方に開口部が位置するように、金属箔が張架された構成とすることもできる。尚、この場合、金属箔に形成された複数の開口部の下方に1つの電子放出部が形成されていてもよいし、金属箔に形成された1つの開口部の下方に1つの電子放出部が形成されていてもよい。

【0235】ゲート電極を1枚のシート状導電材料から構成し、1画素(1サブピクセル)単位で、カソード電極に印加する電圧の制御を行う構成とすることもできる。この場合、カソード電極の平面形状を略矩形とし、各カソード電極を配線及び例えばトランジスタから成るスイッチング素子を介してカソード電極駆動回路に接続すればよい。あるいは又、カソード電極を1枚のシート状導電材料から構成し、1画素(1サブピクセル)単位で、ゲート電極に印加する電圧の制御を行う構成とすることもできる。この場合、ゲート電極の平面形状を略矩形とし、各ゲート電極を配線及び例えばトランジスタか

ら成るスイッチング素子を介してゲート電極駆動回路に 接続すればよい。

【0236】電界放出素子として、上述の各型式の他 に、表面伝導型電子放出素子と呼ばれる素子も知られて おり、本発明の表示装置に適用することができる。表面 伝導型電子放出素子においては、例えばガラスから成る 基板上に酸化錫(SnO2)、金(Au)、酸化インジ ウム (I n 2 O 3) /酸化錫 (S n O 2) 、カーボン、酸 化パラジウム (PdO) 等の材料から成り、微小面積を 有する薄膜がマトリックス状に形成され、各薄膜は2つ 10 の薄膜片から成り、一方の薄膜片に行方向配線、他方の 薄膜片に列方向配線が接続されている。一方の薄膜片と 他方の薄膜片との間には数nmのギャップが設けられて いる。行方向配線と列方向配線とによって選択された薄 膜においては、ギャップを介して薄膜から電子が放出さ れる。第1電極群が行方向配線である場合、第2電極群 は列方向配線である。また、第1電極群が列方向配線で ある場合、第2電極群は行方向配線である。

#### [0237]

【発明の効果】本発明においては、背面パネル側におい 20 てビデオ信号が入力される電極の選択本数に依らず、電 圧降下を一定範囲内に抑えることができるので、表示画 面の輝度変動を抑制することが可能となり、表示画面の 輝度が安定化した表示装置を得ることができる。しか も、アノード電極ユニットとカソード電極との間の静電 容量を低減することができ、火花放電を効果的に防止す ることが可能となる。従って、表示用パネルと背面パネ ルとの間のギャップが比較的小さい所謂低電圧タイプの 表示装置においても、アノード電極に高電圧を安定して 印加することが可能となり、パネル構造の単純さ、低コ 30 ストといった低電圧タイプの表示装置の本来の長所はそ のままに、従来の短所を克服し、低消費電力にて常に安 定した高輝度表示が可能な表示装置を提供することがで きる。更には、少なくともアノード電極ユニットの縁部 が放電防止層によって被覆されているので、隣接するア ノード電極ユニット間で放電が生じ難い。以上の結果と して、高い表示品質、安定した表示性能を有し、しか も、長寿命の表示用パネルあるいは表示装置を提供する ことができる。

#### 【図面の簡単な説明】

【図1】発明の実施の形態1の表示用パネルの模式的な 一部断面図である。

【図2】発明の実施の形態1の表示用パネルの模式的な一部断面図である。

【図3】発明の実施の形態1の表示用パネルにおけるア ノード電極ユニットの模式的な配置図である。

【図4】発明の実施の形態1の表示用パネルにおけるア ノード電極ユニットの模式的な配置図である。

【図5】発明の実施の形態1の表示用パネルの製造方法 を説明するための基板等の模式的な一部断面図である。 62

【図6】発明の実施の形態1の表示装置(具体的には、 冷陰極電界電子放出表示装置)の模式的な一部端面図で ある。

【図7】表示用パネル (アノードパネル) 及び背面パネル (カソードパネル) の模式的な斜視図である。

【図8】 給電線が設けられ、アノード電極ユニットがカソード電極と略平行に配置された表示用パネルの模式的な平面図、及びこの表示用パネルと対向配置される背面パネルの模式的な平面図である。

【図9】スピント型冷陰極電界電子放出素子の製造方法 を説明するための支持体等の模式的な一部端面図であ る。

【図10】図9に引き続き、スピント型冷陰極電界電子 放出素子の製造方法を説明するための支持体等の模式的 な一部端面図である。

【図11】クラウン型冷陰極電界電子放出素子の製造方法を説明するための支持体等の模式的な一部端面図である。

【図12】図11に引き続き、クラウン型冷陰極電界電子放出素子の製造方法を説明するための支持体等の模式的な一部端面図である。

【図13】扁平型冷陰極電界電子放出素子-1の製造方法を説明するための支持体等の模式的な一部断面図である。

【図14】扁平型冷陰極電界電子放出素子-2の製造方法を説明するための支持体等の模式的な一部断面図である。

【図15】扁平型冷陰極電界電子放出素子-3の製造方法を説明するための支持体等の模式的な一部端面図である。

【図16】図16に引き続き、扁平型冷陰極電界電子放出素子-3の製造方法を説明するための支持体等の模式的な一部端面図である。

【図17】平面型冷陰極電界電子放出素子-1の製造方法を説明するための支持体等の模式的な一部断面図である。

【図18】平面型冷陰極電界電子放出素子-2の模式的な一部断面図である。

【図19】平面型冷陰極電界電子放出素子-2の模式的な一部断面図である。

【図20】クレータ型冷陰極電界電子放出素子-1の製造方法を説明するための支持体等の模式的な一部端面図、及び、部分的な斜視図である。

【図21】図20に引き続き、クレータ型冷陰極電界電子放出素子-1の製造方法を説明するための支持体等の模式的な一部端面図、及び、部分的な斜視図である。

【図22】図22に引き続き、クレータ型冷陰極電界電子放出素子-1の製造方法を説明するための支持体等の模式的な一部端面図、及び、部分的な斜視図である。

【図23】図23に引き続き、クレータ型冷陰極電界電

子放出素子-1の製造方法を説明するための支持体等の 模式的な一部断面図である。

【図24】クレータ型冷陰極電界電子放出素子-2の製 造方法を説明するための支持体等の模式的な一部断面図 である。

【図25】クレータ型冷陰極電界電子放出素子-3の製 造方法を説明するための支持体等の模式的な一部端面図

【図26】クレータ型冷陰極電界電子放出素子-4の製 造方法を説明するための支持体等の模式的な一部端面図

【図27】図26に引き続き、クレータ型冷陰極電界電 子放出素子-4の製造方法を説明するための支持体等の 模式的な一部端面図である。

【図28】エッジ型冷陰極電界電子放出素子の模式的な 一部断面図である。

【図29】エッジ型冷陰極電界電子放出素子の製造方法 を説明するための支持体等の模式的な一部端面図であ

【図30】 [スピント型冷陰極電界電子放出素子の製造 20 方法の変形-1] を説明するための支持体等の模式的な 一部端面図である。

【図31】図30に引き続き、[スピント型冷陰極電界 電子放出素子の製造方法の変形-1]を説明するための 支持体等の模式的な一部端面図である。

【図32】図31に引き続き、[スピント型冷陰極電界 電子放出素子の製造方法の変形-1]を説明するための 支持体等の模式的な一部端面図である。

【図33】図32に引き続き、[スピント型冷陰極電界 電子放出素子の製造方法の変形-1]を説明するための 支持体等の模式的な一部端面図である。

【図34】円錐形状の電子放出部が形成される機構を説 明するための図である。

【図35】対レジスト選択比と、電子放出部の高さと形 状の関係を模式的に示す図である。

【図36】 [スピント型冷陰極電界電子放出素子の製造 方法の変形-2] を説明するための支持体等の模式的な 一部端面図である。

【図37】図36に引き続き、[スピント型冷陰極電界 電子放出素子の製造方法の変形-2]を説明するための 支持体等の模式的な一部端面図である。

【図38】図37に引き続き、[スピント型冷陰極電界 電子放出素子の製造方法の変形-2]を説明するための 支持体等の模式的な一部端面図である。

【図39】被エッチング物の表面プロファイルが一定時 間毎にどのように変化するかを示す図である。

【図40】 [スピント型冷陰極電界電子放出素子の製造 方法の変形-3] を説明するための支持体等の模式的な 一部端面図である。

電子放出素子の製造方法の変形-3]を説明するための 支持体等の模式的な一部端面図である。

【図42】 [スピント型冷陰極電界電子放出素子の製造 方法の変形-4] にて得られるスピント型冷陰極電界電 子放出素子の模式的な一部端面図である。

【図43】[スピント型冷陰極電界電子放出素子の製造 方法の変形-4]を説明するための支持体等の模式的な 一部端面図である。

【図44】図43に引き続き、[スピント型冷陰極電界 10 電子放出素子の製造方法の変形-4]を説明するための 支持体等の模式的な一部端面図である。

【図45】図44に引き続き、[スピント型冷陰極電界 電子放出素子の製造方法の変形-4]を説明するための 支持体等の模式的な一部端面図である。

【図46】[スピント型冷陰極電界電子放出素子の製造 方法の変形-5]を説明するための支持体等の模式的な 一部端面図である。

【図47】図46に引き続き、[スピント型冷陰極電界 電子放出素子の製造方法の変形-5]を説明するための 支持体等の模式的な一部端面図である。

【図48】 [スピント型冷陰極電界電子放出素子の製造 方法の変形-6]を説明するための支持体等の模式的な 一部端面図である。

【図49】冷陰極電界電子放出素子を備えた従来の表示 装置の概念図である。

【図50】蛍光体層がマトリックス状に配置された従来 の表示用パネルの模式的な平面図、及び、模式的な一部 断面図である。

【図51】蛍光体層がストライプ状に配置された従来の 表示用パネルの模式的な平面図、及び、模式的な一部断 面図である。

【図52】カソード電極の選択数の違いによる加速電圧 の変動を説明するための表示用パネルの模式的な平面図 である。

#### 【符号の説明】

AP・・・アノードパネル(表示用パネル)、CP・・ ・カソードパネル(背面パネル)、R・・・赤色ストラ イプ状蛍光体層群、G・・・緑色ストライプ状蛍光体層 群、B・・・青色ストライプ状蛍光体層群、10・・・ 支持体、11,111,211・・・カソード電極(第 2電極群)、111A・・・隆起部、111B・・・凹 部、111C・・・先端部、11A・・・微小凹凸部、 11B···被覆層、12,12A,12B···層間 絶縁層、13,13A,13B・・・ゲート電極(第1 電極群)、14,14A,14B···開口部、15, 15A, 15B, 15C, 15D, 15E···電子放 出部、16・・・レジスト層、17・・・剥離層、18 ・・・導電材料層、20・・・基板、21・・・単位蛍 光体層、22・・・ブラックマトリックス、23・・・ 【図41】図40に引き続き、 [スピント型冷陰極電界 50 アノード電極ユニット、24・・・放電防止層、25・

・・給電線、30・・・カソード電極駆動回路、31・・・ゲート電極駆動回路、32・・・加速電源(アノード電極駆動回路)、40・・・感光性被膜、41・・・感光領域、42・・・感光性被膜の残部(露光、現像後の感光性被膜)、43・・・マスク、44・・・開口、51・・・剥離層、52・・・導電性組成物層、60・・・抵抗体層、70・・・炭素薄膜選択成長領域、71・・・マスク層、72・・・金属粒子、73・・・炭素\*


\*薄膜、80,180・・・球体、81・・・組成物層、81A・・・分散媒、81B・・・カソード電極材料、180A・・・芯材、180B・・・表面処理層、90・・・密着層、91・・・導電材料層、91A・・・凹部、91B・・・柱状部、91C・・・拡大部、92・・・マスク材料層、93・・・エッチング停止層、94・・・基部、94A・・・導電材料層、95・・・平坦化層

## 【図1】


# 

【図19】

【図19】




#### 【図2】




【図33】


[図33]



【図3】

【図4】







[図23]


23 アノード電極ユニット

【图23】






【図5】




20

[図6]




[図7]





【図9】

【図9】




[工程-A2] 続き (B)






[図27]

【图27】





(B) [工程-L6]




【図10】

[図10]









【図29】


[图29]






【図11】

【図11】 (A) [工程-B3]



(B) [工程-B4]



(C) [工程-B5]






図12]

[图12] [工程-B5]


(A)






【図13】


## [図13] (A) [工程-C1]



(B) [工程-C2]




(C) [工程-C4]




# 【図14】

## 【図14】


## (A) [工程-D1]



(8) [工程-D2]




(C) [工程-D2] 続き




【図15】

(A) [工程-E3]


【图15】








【図17】

【図17】











【図16】

## 【图 16】

### (A) [工程-E4] 続き




(B) [工程-E5]




【図18】

【図18】

12 絶縁層






11 カソード電極


10 支持体


[図21] 【図20】 【图21】 【图20】 [工程-H2] [工程-H1] (A) (A) (B) (B)



【図22】

【图22】







【図24】

【图24】


(A) [工程-J1]



(B) [工程-J2]



(C) [工程-J3]




【図25】


【図26】

【图25】


(A) [工程-K1]



(B) [工程-K2]




(C) [工程-K3]



【図48】


[図48]

[工程-T1]




[图26]

(A) [工程-L3]




(B) [工程-L4]




【図30】

[図30]

(A) [工程-N1]





(B) [工程-N2]




【図28】


【図31】









#### [図31]






【図50】

## 【図50】 [従来の技術]







【図32】

## (A) [工程-N4]続き

[图32]





## (B) [工程-N5]



## 【図34】

#### 【図34】







## 【図35】

[図35]


(A) 対レジスト選択比=小



(B) 対レジスト選択比=中




(C) 対レジスト選択比=大




## 【図36】

#### 【図36】

(A) [工程-P1]




(B) [工程-P2]




【図37】

【図37】 (A) [工程-P3]




(B) [工程-P4]




【図38】

### [838]

(A) [工程-P5]



(B) [工程-P6]





【図51】

【図51】

## [従来の技術]

## (A)







【図39】

[図39]

(A)







## 【図40】

【図40】

(A) [工程-Q1]




(B) [工程-Q2]




【図43】

【图43】

(A) [工程-R1]




(B) [工程-R1] 続き




[図44]

[图44]

(A) [工程-R2]




(B) [工程-R3]




【図45】

【図45】

(A) [工程-R3] 続き




(B) [工程-R4]




## 【図46】

#### 【图 4 6】

(A) [工程-S1]




(B) [工程-S2]




【図47】

(A) [工程-S3]

【図47】




(B) [工程-S4]



[図49]

【図49】 [従来の技術]



【図52】

